Qualcomm Hexagon

A Hexagon a Qualcomm digitális jelprocesszor (DSP) termékcsaládjának márkaneve, melyhez később a neurális feldolgozó egységek (NPU) családja is csatlakozott. A Hexagon ismert még QDSP6 név alatt, ami a „hatodik generációs digitális jelfeldolgozó processzor” rövidítése. A Qualcomm állítása szerint a Hexagon architektúrát úgy tervezték, hogy alacsony energiafogyasztás mellett nagy teljesítményt nyújtson az alkalmazások széles körében.

A Hexagon sorozat mára több verzióból áll, és mindegyiknek megvan a saját egyedi mikroarchitektúrája és az azzal szoros összefüggésben álló utasításkészlete. A processzorok a verziók között az alap utasításkészletben általában visszafelé kompatibilisek, de mivel az újabb kiterjesztések a korábbi verziókban nem léteznek, így a processzorokon az eltérő változatra írt programok újrafordítás vagy komolyabb adaptálás nélkül a legtöbb esetben nem futnak.

A Hexagont a Qualcomm Snapdragon integrált áramkörökben alkalmazzák, például okostelefonokban, autók, viselhető eszközök és más mobil eszközök vezérlőrendszereiben, és mobiltelefon-hálózatok alkotó részeiben.

Utasításkészlet-architektúra

A számítástechnikai eszközöknek van utasításkészletük, amelyek a működésüket vezérlő legalacsonyabb szintű nyelvek. Az utasításkészletek leggyakoribb utasításai az adatbetöltő és -kiíró utasítások, az egész számokon végzett műveletek, mint az összeadás vagy egyéb kombinációk. Alapvetőek a programvezérlés befolyásolására szolgáló utasítások, és számos más típus is előfordul.

A gépnek szánt programokat assemblerek és fordítóprogramok fordítják le a gép által végrehajtható utasítások sorozatává, amely végeredményben egy bitsorozat. Az utasításfolyam végrehajtása során a rendszer működésének integritását jogosultsági szintek használata támogatja. A privilegizált utasítások több erőforráshoz férnek hozzá az eszközben, a memóriát beleértve. A Hexagon támogatja a jogosultsági szinteket.

Eredetileg a Hexagon utasításai csak egész számokat kezeltek, lebegőpontos számokat nem, de az ötödik verzióban (V5) megjelent a lebegőpontos támogatás.

Az utasítások végrehajtását vezérlő feldolgozóegység utasításcsomagokat kap. Egy csomag 4 utasításból áll. A vezérlés képes a csomag legfeljebb 4 utasításának sorrendben történő kiküldésére 4 végrehajtó egység felé, minden ciklusban.

Mikroarchitektúra

A mikroarchitektúra egy integrált áramkör vagy csipkomponens fizikai struktúrája, amely lehetővé teszi az eszköz számára az utasítások végrehajtását. Egy adott utasításkészlet több különböző mikroarchitektúrával is megvalósítható. A processzor különböző részei közt az adatok síneken, adatátviteli csatornákon közlekednek, ezek a Hexagon eszközökben 32 bit szélesek, tehát egyetlen lépésben 32 bitnyi adat mozoghat az eszközön belül. A Hexagon mikroarchitektúra többszálas végrehajtású, ami azt jelenti, hogy egyidejűleg egynél több utasításfolyamot is képes feldolgozni, ami növeli az adatfeldolgozási sebességet. A Hexagon támogatja a nagyon hosszú utasításszavas (VLIW) processzorfelépítést, és négy utasításból álló csoportokat alkalmaz, amelyekben az utasítások egyidőben (párhuzamosan) végrehajthatók. A párhuzamos rendszer az utasításokat egymástól függetlenül hajtja végre, és azoknak nem kell egymás befejeződésére vagy eredményeire várakozniuk. A Hexagon mikroarchitektúra támogatja az „egy utasítás, több adat” típusú, azaz SIMD műveleteket is, tehát a Hexagon processzor megfelelő utasításaival az adott műveletet több adaton tudja elvégezni egyidejűleg.

2012-es becslés szerint a Qualcomm 2011-ben 1,2 milliárd DSP magot szállított egylapkás rendszerekben (átlagosan 2,3 DSP mag csipenként), 2012-re pedig 1,5 milliárd magot terveztek, így a QDSP6 a legtöbbet szállított DSP-architektúrává vált (a CEVA mintegy 1 milliárd DSP magot szállított le 2011-ben, ami az IP-licencelhető DSP piac kb. 90%-át teszi ki).

A Hexagon architektúrát úgy tervezték, hogy alacsony energiafogyasztás mellett nyújtson nagy teljesítményt a legkülönbözőbb alkalmazásokban. Olyan funkciókkal rendelkezik, mint a hardveresen támogatott többszálúság, jogosultsági szintek, very long instruction word (VLIW), egy utasítás, több adat (SIMD) technika, és hatékony jelfeldolgozást célzó utasítások. A hardveres többszálúság barreles temporális többszálú működés formájában valósul meg – a vezérlés minden utasítás kiadása után új szálra vált, körkörösen, így a 600 MHz-es fizikai mag három 200 MHz-es logikai magként jelenik meg a V5 előtti változatokban. A Hexagon V5-ben dinamikus többszálúságot (DMT) alkalmaznak: szálváltás történik minden L2 tévesztés, megszakításvárakozás vagy speciális utasítások esetén.

A 2013-es Hot Chips konferencián a Qualcomm bejelentette Hexagon 680 DSP részleteit, majd később a Hexagon Vector Extensions (HVX) kiterjesztést. A HVX-et arra tervezték, hogy jelentős számítási kapacitást biztosítson a fejlett képfeldolgozás feladataiban, és lehetővé tegye a gépi látási feladatok közvetlenül a DSP-n történő feldolgozását, a CPU helyett. 2015 márciusában a Qualcomm bejelentette a Snapdragon Neural Processing Engine SDK-t, ami megengedi MI gyorsítás használatát a CPU, a GPU és a Hexagon DSP segítségével.

A Qualcomm Snapdragon 855 csipje 4. generációs, eszközbe épített mesterséges intelligencia motort tartalmaz, ami magában foglalja a Hexagon 690 DSP-t és Hexagon Tensor Accelerator (HTA) hardveres gyorsítót a mesterséges intelligencia gyorsításához. A Snapdragon 865 tartalmazza az 5. generációs eszközbe integrált mesterséges intelligencia motort, amely a Hexagon 698 DSP-n alapul és 15 trillió műveletre képes másodpercenként (TOPS). A Snapdragon 888 tartalmazza a 6. generációs eszközbe integrált mesterséges intelligencia motort, amely a Hexagon 780 DSP-n alapul és ami 26 TOPS-ra képes. A Snapdragon 8 tartalmazza a 7. generációs eszközbe integrált mesterséges intelligencia motort, amely a Hexagon DSP-n alapul és 52 TOPS-ra képes, ami akár 104 TOPS-ra emelkedhet bizonyos esetekben.

Szoftvertámogatás

A SIP blokk elfogadása

A Qualcomm Hexagon DSP-k 2006 óta elérhetőek a Qualcomm Snapdragon SoC-ban. A Snapdragon S4-ben (MSM8960 és újabbak) három QDSP mag van, kettő a modem alrendszerben és egy Hexagon mag a multimédia alrendszerben. A modemmagokot kizárólag a Qualcomm programozza, a felhasználó csak a multimédia magot programozhatja.

Ezeket a Qualcomm néhány femtocella processzorában használják, beleértve az FSM98xx, FSM99xx és FSM90xx sorozatú egységeket.

Harmadik féltől származó technológia integrációja

2016 márciusában bejelentették, hogy a Conexant félvezetőgyártó cég AudioSmart hangfeldolgozó szoftverét integrálják a Qualcomm Hexagon processzoraiba.

2018 májusában a wolfSSL támogatást nyújtott a Qualcomm Hexagon használatához. Ez a támogatás a wolfSSL titkosítási műveletek futtatását teszi lehetővé közvetlenül a DSP-n. A kriptográfiai műveletek használata mellett később egy speciális műveletiterhelés-kezelő könyvtárat is hozzáadtak.

Változatok

A QDSP6 architektúrának hat változata jelent meg: V1 (2006), V2 (2007–2008), V3 (2009), V4 (2010–2011), QDSP6 V5 (2013, a Snapdragon 800-ban), és QDSP6 V6 (2016, a Snapdragon 820-ban) A V4 teljesítménye 20 DMIPS per milliwatt, 500 MHz-es órajel mellett.

A Hexagon órajele 400–2000 MHz között változhat a QDSP6 esetén, és 256–350 MHz között lehet az architektúra előző generációjában, a QDSP5-ben.

Elérhetőség a Snapdragon termékekben

Mind a Hexagon (QDSP6), mind a Hexagon előtti (QDSP5) magokat alkalmazzák a modern Qualcomm SoC-kben, a QDSP5-öt leginkább alsó kategóriás / belépő szintű termékekben. A modem QDSP-k (gyakran Hexagon előttiek) nem szerepelnek a táblázatban.

QDSP5 használat:

QDSP6 (Hexagon) használat:

Támogatott hardverkodekek

A Snapdragon SoC-k által támogatott különböző videókodekek.

D - dekódolás; E - kódolás

FHD = FullHD = 1080p = 1920x1080px (képpont)

HD = 720p, ami lehet 1366x768px vagy 1280x720px

Kódminta

Egy utasításcsomag egy FFT számítás belső ciklusából:

{ R17:16 = MEMD(R0++M1)
 MEMD(R6++M1) = R25:24
 R20 = CMPY(R20, R8):<<1:rnd:sat
 R11:10 = VADDH(R11:10, R13:12)
}:endloop0

Ez a csomag a Qualcomm állítása szerint 29 klasszikus RISC műveletnek felel meg; tartalmaz vektoros összeadást (4x 16 bites), komplex szorzási műveletet és hardveres ciklustámogatást. A csomag minden utasítása ugyanabban a ciklusban hajtódik végre.

Jegyzetek

Fordítás

Ez a szócikk részben vagy egészben a Qualcomm Hexagon című angol Wikipédia-szócikk ezen változatának fordításán alapul. Az eredeti cikk szerkesztőit annak laptörténete sorolja fel. Ez a jelzés csupán a megfogalmazás eredetét és a szerzői jogokat jelzi, nem szolgál a cikkben szereplő információk forrásmegjelöléseként.

Források

További információk

• Qualcomm's Hexagon home page
• Upcoming DSP architectures, Arnd Bergmann // LWN
• Introduction to Qualcomm’s QDSP Access Program // Qualcomm, 2011
• Qualcomm Hexagon DSP: An architecture optimized for mobile multimedia and communications // Lucian Codrescu (Qualcomm), Hot Chips 25, Palo Alto, CA, 2013. augusztus.
• Qualcomm Extends Hexagon DSP: Hexagon v5 Adds Floating-Point Math, Dynamic Multithreading // Linley Gwennap, Microprocessor Report, 2013. augusztus.

Kapcsolódó szócikkek

• Qualcomm Snapdragon
• Qualcomm Snapdragon processzorok listája
• Nvidia NVDEC, Nvidia NVENC
• Texas Instruments TMS320
• CEVA, Inc.
• Super Harvard Architecture Single-Chip Computer
• Digitális jelfeldolgozás
• Kriptográfia
• Utasításkészlet-architektúra
• Mikroarchitektúra
• VLIW
• SIMD
• többszálúság
• Egylapkás rendszer
• Hypervisor
• Kodek
• Gyors Fourier-transzformáció
• mobilhálózat
• Conexant