Newikis
350 nm 공정
반도체
소자
제조
MOSFET 스케일링
(
공정 노드
)
0
10
µm
– 1971
00
6
µm
– 1974
00
3
µm
– 1977
1.5
µm
– 1981
00
1
µm
– 1984
800
nm
– 1987
600
nm
– 1990
350
nm
– 1993
250
nm
– 1996
180
nm
– 1999
130
nm
– 2001
0
90
nm
– 2003
0
65
nm
– 2005
0
45
nm
– 2007
0
32
nm
– 2009
0
22
nm
– 2012
0
14
nm
– 2014
0
10
nm
– 2016
00
7
nm
– 2018
00
5
nm
– 2020
00
3
nm
– 2022
00
2
nm
– 2025
미래
00
1
nm
– 2027
하프 노드
집적도
CMOS
소자
(
멀티게이트
)
무어의 법칙
반도체
산업
나노전자
v
•
d
•
e
•
h
350 nm(
나노미터
) 공정
또는
0.35 µm(
마이크로미터
) 공정
은
인텔
및
IBM
과 같은 선도적인
반도체
기업들이 1995년~1996년경에 달성한
반도체 제조
기술 수준이다.
예시
SGS-톰슨
5LM
350nm 제조 공정을 특징으로 하는 제품
MTI VR4300i (1995),
닌텐도 64
게임 콘솔에 사용.
인텔 펜티엄
(
P54CS
, 1995),
펜티엄 프로
(1995) 및 초기
펜티엄 II
CPU
(
클래머스
, 1997).
AMD K5
(1996) 및 오리지널
AMD K6
(모델 6, 1997) CPU.
МЦСТ-R150 (2001).
패럴랙스 프로펠러
(2006), 8코어 마이크로컨트롤러.
아트멜
ATmega328
,
아두이노 우노
에 사용.
엔비디아
리바 128
(1997)
GPU
각주
↑
RIVA 128 gains support as preferred Direct3D developer platform press release
, Nvidia, accessed December 3, 2023.
↑
“
Propeller I semiconductor process technology? Is it 350nm or 180nm?
”
.
《
Parallax Forums
》
. 2015년 9월 13일에 확인함
.
↑
Petryk, Dmytro; Dyka, Zoya (2018).
《
Optical Fault Injections: a Setup Comparison
》
.
S2CID
198917285
.
↑
Guillen, Oscar; Gruber, Michael; De Santis, Fabrizio (2017).
〈
Low-Cost Setup for Localized Semi-invasive Optical Fault Injection Attacks: How Low Can We Go?
〉
.
《
Constructive Side-Channel Analysis and Secure Design
》
. Lecture Notes in Computer Science. 10348. 207–222쪽.
doi
:
10.1007/978-3-319-64647-3_13
.
ISBN
978-3-319-64646-6
.