백엔드 오브 라인
.svg)
백엔드 오브 라인(back end of line, BEOL) 또는 후공정은 장치가 이미 패턴화된 웨이퍼에 금속 인터커넥트 층을 증착하는 반도체 제조 공정이다. 이것은 프런트 엔드 오브 라인(FEOL) 이후 IC 제조의 두 번째 부분이다. BEOL에서는 개별 장치(트랜지스터, 커패시터, 저항 등)가 금속 배선이 증착되는 방식에 따라 서로 연결된다.
금속화
개별 장치는 산화물 층(절연 목적)과 금속 층(인터커넥트 트랙용)을 번갈아 쌓아서 연결된다. 따라서 층 사이의 비아와 개별 층의 인터커넥트는 구조화 공정을 사용하여 형성된다.
일반적인 금속은 구리와 알루미늄이다. BEOL은 일반적으로 첫 번째 금속 층이 웨이퍼에 증착될 때 시작된다. BEOL에는 접점, 절연 층(유전체), 금속 레벨, 칩-패키지 연결을 위한 본딩 사이트가 포함된다. 현대 IC 공정의 경우 BEOL에 10개 이상의 금속 층을 추가할 수 있다.
1998년 이전에는 사실상 모든 칩이 금속 상호 연결 층에 알루미늄을 사용했지만, 오늘날에는 구리가 주로 사용된다.
단계
BEOL의 단계는 다음과 같다:
- 소스 및 드레인 영역과 폴리실리콘 영역의 실리콘화.
- 유전체 추가 (첫 번째, 하위 층은 프리메탈 유전체 (PMD) – 금속을 실리콘 및 폴리실리콘으로부터 절연하기 위해), CMP 처리
- PMD에 구멍을 만들고 그 안에 접점을 만든다.
- 금속 층 1 추가
- 인터메탈 유전체 (IMD)라고 불리는 두 번째 유전체 추가
- 유전체를 통해 비아를 만들어 하위 금속을 상위 금속과 연결한다. 비아는 금속 CVD 공정으로 채워진다.
- 모든 금속 층을 얻기 위해 4-6단계를 반복한다.
- 마이크로칩을 보호하기 위한 최종 부동태화 층 추가
BEOL 이후에는 "백엔드 공정"(후가공이라고도 함)이 있으며, 이는 클린룸에서 수행되지 않고 종종 다른 회사에서 수행된다. 여기에는 웨이퍼 테스트, 웨이퍼 백그라인딩, 다이 분리, 다이 테스트, IC 패키징 및 최종 테스트가 포함된다.
같이 보기
각주
- 1 2 J. Lienig, J. Scheible (2020). 〈Chap. 2.9.4: BEOL: Connecting Devices〉. 《Fundamentals of Layout Design for Electronic Circuits》. Springer. 82쪽. doi:10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. S2CID 215840278.
- ↑ “Copper Interconnect Architecture”.
- ↑ Karen A. Reinhardt and Werner Kern (2008). 《Handbook of Silicon Wafer Cleaning Technology》 2판. William Andrew. 202쪽. ISBN 978-0-8155-1554-8.
추가 자료
- 〈Chapter 11: Back End Technology〉. 《Silicon VLSI Technology: Fundamentals, Practice, and Modeling》. Prentice Hall. 2000. 681–786쪽. ISBN 0-13-085037-3.
- 〈Chapter 7.2.2: CMOS Process Integration: Backend-of-the-line Integration〉. 《CMOS: Circuit Design, Layout, and Simulation》. Wiley-IEEE. 2010. 199–208 [177–79]쪽. ISBN 978-0-470-88132-3.
- "Chapter 2: Technology Know-How: From Silicon to Devices". Fundamentals of Layout Design for Electronic Circuits, by Lienig, Scheible, Springer, doi:10.1007/978-3-030-39284-0ISBN 978-3-030-39284-0, 2020. p. 82 (2.9.4 BEOL: Connecting Devices)