Ein System-on-a-Chip oder System-on-Chip (SoC), dt. wortwörtlich (auch in seiner Bedeutung) „System auf einem Chip“, ist ein integrierter Schaltkreis (IC), in welchem eine Vielzahl von Subschaltkreisen (mikroelektronischen Komponenten) eines programmierbaren elektronischen Systems realisiert sind. Dabei folgen die SoC-Geräte bzw. halbleiterelektronischen Bausteine dem Gedanken und Entwicklungsverfahren des Systems Engineering. Sie befinden sich heutzutage in einer Vielzahl von elektronischen Geräten.
Chip-System
Als System wird dabei (je nach Umfang) eine Kombination einzelner Systemelemente (logische Schaltungen oder IP-Kerne wie Mikrocontroller oder Mikroprozessor, Grafikprozessor, Kommunikationscontroller usw.) und Funktionalitäten (Taktgebung, selbständiges Anlaufen usw.) aufgefasst, die als Gesamtsystem (viz. SoC) eine bestimmte Funktionalität bereitstellen. Die Energieversorgung von SoCs wird durch analoge integrierte Schaltungen realisiert und ist meist in separaten Bausteinen, den sogenannten Power Management Integrated Circuits (PMICs), untergebracht.
Im Gegensatz zu einem oder mehreren elektronischen Schaltkreisen (IC) bzw. Mikrochips auf einer Leiterplatte (PCB), sind bei einem SoC die Funktionen vereinheitlicht und direkt auf dem Die vereint oder auf dem Halbleiter-Substrat monolithisch integriert. Aufgrund der häufigen Nutzung von Silicium als Substratmaterial spricht man auch (weniger häufig) von einem System-on-Silicon (SoS), da auch andere Halbleitermaterialien für mikroelektronische Einheiten genutzt werden, z. B. GaAs für Hochfrequenz-Chips.
Das erste echte SoC erschien 1974 in einer digitalen Seiko-Microma-Armbanduhr, welche sowohl die LCD-Treibertransistoren als auch die Zeitmessfunktionen auf einem einzigen Intel-5810-CMOS-Chip integrierte.
Während SoC-Bausteine anfänglich aus einem Mikroprozessor- oder Mikrocontroller-IC und vielen anderen ICs für spezielle Funktionen bestanden, die auf einem Substrat verdrahtete wurden, lässt die heute mögliche Integrationsdichte zu, nahezu alle Funktionen auf einem einzigen IC zu vereinigen. Dabei werden außerdem digitale und analoge, sogenannte Mixed-Signal-Funktionseinheiten, integriert. Vorteile sind vor allem eine Kosteneinsparung, geringerer Energieverbrauch beziehungsweise Verlustleistung und umfassende Miniaturisierung.
Eine ähnliche Technik, um hohe Integrationsdichten auch von Bauelementen von stark unterschiedlicher Technik zu erreichen, ist das sogenannte System-in-Package (SiP). Dabei werden mehrere Chips (z.B. CPU und RAM) in einem Gehäuse zusammengefasst. Durch die weitere Hinzunahme von Peripheriebausteinen entstehen Leiterplatten mit komplexen Funktionen, die System-on-Module (SoM) oder Multi-Chip-Modul (MCM) genannt werden.
Einsatzgebiete
Ursprünglich wurden SoCs vorrangig als eingebettete Systeme eingesetzt, finden sich inzwischen aber in fast allen stationären oder mobilen Geräteklassen aus der Unterhaltungselektronik, aber auch in der Industrie (Geräte, Maschinen und Anlagen).
Die Integration der Einzelfunktionen, die zuvor auf mehrere Bauelemente oder gar mehrere Leiterplatten verteilt waren, kann auch die Ausfall- und die Zuverlässig erhöhen, insbesondere wenn vielfältige (elektronische oder softwarebasierte) Maßnahmen zur Fehleraufdeckung integriert sind, die mit diskreten Bauteilen nicht marktfähig zu realisieren wären. In Branchen, die – wie die Luftfahrt – nur geringe Stückzahlen generieren, werden selten speziell angepasste SoCs eingesetzt. Oft bleiben dann viele der integrierten Module ungenutzt.
Abgrenzung
Bestimmte MEMS-Bausteine können als Bestandteile eines SoC betrachtet werden, da sie häufig mehrere für den Betrieb erforderliche Komponenten und Funktionen integrieren, etwa Sensorelektronik sowie Signal- und Datenverarbeitung sowie Datenausgabe (Kommunikation).
Ein charakteristisches Merkmal von System-on-a-Chip (SoC) ist ihre hohe Verfügbarkeit durch Wiederverwendung in der Massenproduktion. SoC ähneln Anwendungsspezifische integrierte Schaltungen (ASIC), unterscheiden sich aber von diesen, da ASICs nach einem umfangreichen Entwicklungsprozess zunächst entworfen und später hergestellt werden. Jede dieser Techniken hat ihre Vor- und Nachteile, die hier nicht alle beschrieben werden können.
SoC-Bausteine werden heute zumeist nicht völlig neu entwickelt, sondern die Entwürfe basieren– zumindest in Teilen– auf vorhandenen oder erworbenen Komponenten, sogenannten IP-Kernen. Dies sind beispielsweise hardwarebschreibungssprachen-basierte Makros für vollständige Prozessor-Kerne, oder Koprozessoren– etwa als Hardwarebeschleuniger für Verschlüsselungs- oder Grafikberechnungen. Ebenso sind dies Peripherieblöcke zur Implementierung von Speicher-, Ethernet-, Bluetooth- oder sonstigen drahtgebundenen oder drahtlosen Schnittstellen, oder auch komplette Speichereinheiten inklusive deren Verwaltung.
Standardkomponenten (IP) wird als Teil der Werkzeuge (Design-Software) aus der Electronic Design Automation für Chip-Hersteller mitangeboten. Andere Komponenten können vom Halbleiterhersteller selbst oder anderen IP-Lieferanten wie beispielsweise das britische Rechnerarchitektur-Designhaus ARM oder kleineren oft sehr spezialisierten Entwicklungsunternehmen lizenziert werden. Oftmals lassen sich solche IP-Kerne über Parameter dem Verwendungszweck angepasst generieren bzw. konfigurieren, beispielsweise in Form der Pipelinelänge, der Cachegröße oder den Busbitbreiten.
Weitere benötigte Komponenten eines SoC wurden beispielsweise bereits in früheren Projekten entwickelt und können im Idealfall direkt eingesetzt werden– oder es müssen Änderungen vorgenommen werden, bestenfalls genügt eine Parametrisierung der IP-Kerne. Eine weitere Möglichkeit ist das Verwenden „freier Hardware“. So entstanden auch im Hardwarebereich Open-Source-Projekte bzw. unter GPL und anderen OOS-Lizenzen verfügbare IP. Hier ist vor allem die Initiative OpenCores zu erwähnen.
Die Übergänge, was in Software und was in Hardware umgesetzt wird, sind anwendungsabhängig zunehmend fließend und betreffen auch Gesamtsysteme wie das Software Defined Radio (SDR).
Debugging Interface
In der Regel besitzen SoCs eine Debug-Schnittstelle. Dies kann eine einfache RS-232-Schnittstelle sein, die über USB emuliert wird. Sie bietet einen direkten Zugriff von außen (über einen Host-PC) auf zentrale Teile des SoC und ermöglicht es beispielsweise, im Betrieb von einer Terminalemulation aus Fehlermeldungen und allgemeine Informationen abzufragen.
In komplexeren Umgebungen übernimmt diese Funktion oft auch eine JTAG-Schnittstelle. Diese wird typischerweise nicht nur zur Übertragung von Fehlermeldungen genutzt, sondern zur Kommunikation mit einem Hard- oder Softwaredebugmodul im SoC. Ein solches Modul erlaubt es dem Anwender, beispielsweise das SoC „anzuhalten“ und die Abarbeitung im CPU-Kern im Einzelschrittmodus („Step-by-Step“) durchzuführen und bei Bedarf währenddessen einzelne Registerwerte zu ändern oder beispielsweise eine Schleife abzukürzen oder einen Sprungbefehl zu umgehen.
Eine weitere Anwendung dieser Schnittstelle ist das Programmieren der programmierbaren Komponenten eines SoC oder auch einzelner Schaltungsteile (Logik) bis hin zum gesamten SoC-Design im Falle von FPGA-basierten SoCs. Meist hängen weitere externe Bausteine als „Kette“ an derselben JTAG-Schnittstelle, welche über einen sogenannten Boundary Scan angesprochen werden können.
Komponenten
Blockdiagramm eines SoC basierend auf einem ARM-Prozessor
Verbunden wird das System intern über einen oder mehrere Busse. In komplexeren SoCs kommt oft ein hierarchisches oder zumindest segmentiertes Bussystem zum Einsatz. Dieses besteht typischerweise aus einem schnellen Systembus, einem langsameren Peripheriebus und einem Register- bzw. Steuerbus. Schnelle Peripherieeinheiten werden mitunter aber auch direkt mit dem Systembus verbunden. Zwischen dem Systembus und dem Peripheriebus vermittelt eine Bridge. Weiterhin benötigt jeder Bus mit mehreren Mastern einen Arbiter. Für die besonders wichtige Verbindung zwischen dem Prozessor und seinem oder seinen Cache(s) bzw. einem kleinen lokalen Speicher wird oft ein proprietärer aber besonders schneller Prozessorbus eingesetzt. Ein Beispiel hierfür ist der LMB von Xilinx.
Als Systembus sind in SoCs beispielsweise AMBA von Arm (Busse: AHB bzw. ASB/APB) CoreConnect von IBM (Busse: PLB/OPB/DCR) oder in jüngster Zeit auch der WishBone von Silicore/OpenCores.org stark vertreten. Weit verbreitet sind heute Busbreiten von 32 bis 128Bit. Bei leistungsfähigen SoCs findet sich oft ein DMA-Controller am Systembus, um die CPU von Speicherzugriffen zu entlasten.
Die Spezifikationen dieser Busse sind physikalisch alle auf die Implementierung in ASICs (anwendungsspezifischen integrierten Schaltungen) und/oder FPGAs (englisch Field Programmable Gate Array) ausgelegt und unterscheiden sich auch ansonsten stark von verbreiteten Systembussen wie PCI – beispielsweise wird auf Grund des festen Systemaufbaus im Allgemeinen kein Plug and Play verwendet.
Taktgeber
Als Taktgeber und Zeitgeber sind Funktionsgruppen enthalten, die Impulse in einer bestimmten Frequenz abgeben. Es wird sich dabei um einfache physikalische Schwinger und weitere elektronische Funktionen zur Stabilisierung der Taktrate handeln, die für die Ablaufsteuerung und gegebenenfalls eine Synchronisation erforderlich sind.
Eine Echtzeituhr (physikalische Uhr) empfängt oder misst und zählt lokal eine physikalische Zeit und kann ebenfalls enthalten sein. Dazu sind präzise physikalische Schwinger meist extern zum SoC angeordnet.
Im weiteren Sinne sind mit dem Taktgeber außer dem Taktgeber und der Echtzeituhr auch spezielle stromsparende Weckschaltungen enthalten, die eine Uhrzeit auch nach Ausschalten des Systems behalten bzw. fortschreiben. Der oder die Taktgeber steuern dann auch den Bereitschaftszustand oder Sleep-Modus.
Üblicherweise besteht ein SoC aus einem Prozessor, welcher über ein Bussystem mit Speicher und weiterer Peripherie verbunden ist. Bei diesem Prozessor kann es sich sowohl um einen sehr einfachen 8-Bit-Mikrocontroller handeln, als auch um eine sehr leistungsfähige Multicore-CPU. Mehrprozessorsysteme sind ebenfalls möglich.
Je nach Leistungsfähigkeit, Anwendungsanforderungen und weiteren Kriterien wie Stromverbrauch, Größe und Preis besitzt das SoC eventuell neben seinen Registern nur einen kleinen internen Speicher, oder (meist zusätzlich) einen oder mehrere deutlich größere externe Speicher. Dies kann beispielsweise SDRAM oder Flash-Speicher sein. Hierfür hängt dann in der Regel am Systembus ein Speichercontroller, welcher eine entsprechende Schnittstelle für den Speicher zur Verfügung stellt.
Weitere Prozessoren
Um den eigentlichen Hauptprozessor des SoCs zu entlasten, sind je nach Anwendung auch spezialisierte Prozessoren enthalten. Dies können beispielsweise Prozessoren zur digitalen Signalverarbeitung sein (DSPs) oder beispielsweise Ver-/Entschlüsselungseinheiten oder sonstige Hardwarebeschleuniger wie Physikbeschleuniger. Hierzu können einzelne Berechnungen oder auch nur Teile davon ausgelagert werden. Diese werden entweder ganz vom Coprozessor übernommen, oder der Hauptprozessor reicht nur einzelne, besonders rechenintensive Befehle weiter. Diese werden dann unter Umständen nicht mehr als Software auf einer General Purpose CPU oder DSP ausgeführt, sondern direkt in Hardware implementiert. Dies ist zumindest in FPGAs und ASICs gängige Praxis und wird daher auch dementsprechend direkt von den EDA-Werkzeugen unterstützt. Viele moderne FPGAs wie Virtex4/5 oder StratixII/III enthalten auch sogenannte DSP-Makros, womit sehr schnell in vielen parallelen Pfaden sogenannte MAC-Befehle ausgeführt werden können.
Speicher
Der Speicher in einem SoC dient entweder zur Ablage und Ausführung des Programms (Programmspeicher) oder zur Ablage und Bearbeitung von Daten (Datenspeicher). Handelt es sich bei dem Speicher um einen Cache, so ist dieser oft in zwei getrennten Speichern als Harvard-Architektur ausgeführt. Normaler RAM wird hingegen gewöhnlich in einer Von-Neumann-Architektur implementiert. Speichertechnisch handelt es sich intern meist um schnellen SRAM, bei externem Speicher, welcher über einen Speichercontroller angebunden wird, meist um langsameren, aber günstigeren DRAM oder um Flash.
Peripherie
Welche weiteren Peripherieeinheiten integriert werden, hängt sehr stark von der eigentlichen Anwendung, aber natürlich auch von vielen weiteren Faktoren wie den beim Prozessortyp erwähnten Kriterien ab. Diese Peripherieblöcke hängen meist nicht direkt am Systembus, sondern über eine sogenannte Bridge an einem separaten Peripheriebus. Dieser ist meist deutlich langsamer getaktet, genügt jedoch den Anforderungen der meisten Peripherie. Somit wird in erster Linie neben einigen anderen positiven Effekten die kapazitive Belastung des Systembusses gesenkt, und dieser kann somit schneller getaktet werden, was natürlich nur so lange hilft, bis die CPU tatsächlich auf eine Peripherieeinheit warten muss; dann sind im Normalfall beide Busse belegt, ohne etwas zu übertragen. Zusätzlich erleichtert ein Peripheriebus die Entwicklung einfacherer Komponenten, da die Integration dieses Bustyps im Gegensatz zum Systembus in der Regel deutlich leichter fällt und durch seine oft kleinere Bitbreite und langsamere Taktung deutlich geringere Anforderungen stellt.
Je nach Art und Anzahl der Peripherieblöcke sowie Einsatzzweck des SoC enthält dieses manchmal einen dedizierten Interrupt Controller. Bei einfachen, kleineren oder besonders günstigen Systemen wird aber oft auf einen solchen Controller verzichtet, hier muss dann die Software die Interruptquelle ermitteln. Fortschrittliche Interrupt Controller bieten nicht nur viele Kanäle um die Zuordnung der Interrupts zu übernehmen, sondern bieten auch Kanäle mit unterschiedlichen Interrupt-Prioritäten an. Dies ist wichtig, wenn in Teilen des Systems Echtzeitanforderungen gestellt werden, die mit Interrupts nicht einfach bzw. manchmal überhaupt nicht zu lösen sind, da Interrupts nicht vorhersehbar sind. Dieses Problem kann oft durch eine intelligente Priorisierung gelöst werden.
Oft sind weit mehr Peripherie-Module vorhanden, als in einer bestimmten Anwendung genutzt werden. Von den äußeren Anschlüssen bleiben weniger ungenutzt, da diese oft programmierbar verschiedenen Modulen zugeordnet werden können. Teilweise kann einzelnen Modulen der Takt und Gruppen von Modulen sogar die Spannung abgeschaltet werden, um die Leistungsaufnahme zu senken.
Viele SoCs enthalten auch einen Grafikprozessor, der ein oder mehrere Displays ansteuert. Hierfür ist in einem PC sonst eine separate Grafikkarte oder ein im Chipsatz integrierter Grafikkern (GPU) zuständig (sogenannte Hardwarebeschleunigung). Wegen der immer weiter fortschreitenden Integration fertigen seit einigen Jahren große CPU-Hersteller wie AMD/ATI, Intel und VIA/Nvidia, CPUs mit integrierten GPUs. Manche eingebetteten Systeme stellen hohe Anforderungen an die Grafikausgabe (Spielekonsolen, Blu-Ray/DVD-Player, bildgebende Geräte der Medizintechnik oder des Militärs), in anderen Fällen reichen oft LCDs oder einige Leuchtdioden zur Statusausgabe aus. Je nach Anwendung kann auch ganz auf eine grafische Ausgabe verzichtet werden.
Besonders erschwert wird die Realisierung der Grafikfähigkeit oft durch besonders rigide Vorgaben bei maximaler Leistung, der maximalen Chipfläche oder auch durch einen extremen Preisdruck, sofern es sich um Massenware handelt.
Audio
Ebenso anzutreffen sind in vielen SoCs spezielle Audiokerne. Diese werden beispielsweise in Mobiltelefonen, MP3-, DVD-Playern und ähnlichen Multimediageräten benötigt. Hierbei kommen je nach Anforderung, Stückzahl, finanziellen Möglichkeiten, Platzbeschränkungen usw. oft aber auch externe Hardware-Audio-Codecs zum Einsatz, welche dann nur über einen relativ kleinen IP-Block an den SoC-internen Bus angebunden sind. Sofern keine besonders hohen Anforderungen an die Audioqualität gestellt werden, kann beispielsweise ein AC’97-Codec zum Einsatz kommen. Kosten können mit solchen externen Komponenten aber nur bei kleinen Stückzahlen gespart werden, da sich hier die Entwicklungskosten für eine integrierte oder gar selbst entwickelte Lösung oft überproportional auswirken.
Schnittstellen
SoCs kommunizieren typischerweise viel stärker mit ihrer technischen Umgebung als mit einem Bediener. Hierzu werden je nach Anforderung diverse Schnittstellen implementiert. Dies geschieht oftmals durch Einbinden fertiger IP-Blöcke, welche je nach Geschwindigkeit- und Latenzanforderung mit dem internen System- oder Peripheriebus verbunden werden.
Zum Bediener hin kommt neben den bereits angesprochenen Audio- und Grafikschnittstellen hauptsächlich ein Tastaturcontroller (z.B. für Matrix-Tastaturen, serielle Tastaturen oder Touchpads) oder eine USB-Schnittstelle für entsprechende Geräte in Frage. Zur Kommunikation mit anderen Systemen kommen hauptsächlich Serielle Schnittstellen wie z.B. USB, RS232, CAN-Bus, LIN-Bus, MOST-Bus, ARINC 429 und Ethernet in Frage. Hierbei wird manchmal nur der MAC-Layer im SoC integriert, manchmal aber auch der PHY. Eine weitere Möglichkeit sind parallele Schnittstellen wie z.B. Centronics, Port-IO, IDE/CF usw.
Programmierbarer System-Chip
Ab 2013: Stratix 10 SX SoC (Aufnahme von 2024)
In zunehmender Zahl werden SoCs auf programmierbaren Chips implementiert, sogenannten System-on-a-programmable-Chip (PSoC oder SOPC). Hierbei handelt es sich um eine Kombination aus FPGA-Logik und weiterer Peripherie sowie CPUs. Hierbei kommen als Prozessor sowohl sogenannte „HardCores“ (dt. harte Kerne), also im Silicium vorhandene CPU-Kerne parallel zur programmierbaren FPGA-Logik; letztere auch als „SoftCores“ (dt. weiche Kerne), also in den FPGA-Quellcode eingefügte, synthetisierbare CPU-Makros, zum Einsatz. Als HardCore gibt es beispielsweise PowerPC- oder ARM-Kerne, als SoftCores meist herstellerspezifische Prozessoren wie den MicroBlaze von Xilinx oder den NIOS II von Intel (vormals Altera). Es existieren aber auch plattformunabhängige synthetisierbare Kerne von ARM, Lattice und anderen, welche entweder kommerziell als IP-Core vertrieben werden oder als Open Source zur Verfügung stehen. Auf diese Weise können die benötigten Funktionen eines Systems optimal auf die angebotenen Ressourcen verteilt werden.
Nicht zu verwechseln ist dies mit Lösungen wie den PSoCs von Cypress oder anderen Firmen, bei welchen nur ein klassischer Mikrocontroller programmierbar ist, nicht jedoch dessen ALU und das ganze System mit Bussen, Speicher und weiterer Peripherie.
Veena S. Chakravarthi, Shivananda R. Koteshwar:SoC Physical Design: A Comprehensive Guide. Springer International Publishing, Cham 2022, ISBN 978-3-030-98111-2, doi:10.1007/978-3-030-98112-9 (englisch).
Veena S. Chakravarthi:A Practical Approach to VLSI System on Chip (SoC) Design: A Comprehensive Guide. 2. Auflage. Springer International Publishing, Cham 2022, ISBN 978-3-031-18362-1, doi:10.1007/978-3-031-18363-8 (englisch).
Veena S. Chakravarthi, Shivananda R. Koteshwar:System on Chip (SOC) Architecture: A Practical Approach. Springer Nature Switzerland, Cham 2023, ISBN 978-3-031-36241-5, doi:10.1007/978-3-031-36242-2 (englisch).
Edward H. Currie:Entwurf von eingebetteten Mixed-Signal-Systemen: Ein praktischer Leitfaden für den Cypress PSoC. Springer Nature Switzerland, Cham 2024, ISBN 978-3-031-51487-6, doi:10.1007/978-3-031-51488-3.
Vikram Jain, Marian Verhelst:Towards Heterogeneous Multi-core Systems-on-Chip for Edge Machine Learning: Journey from Single-core Acceleration to Multi-core Heterogeneous Systems. Springer Nature Switzerland, Cham 2024, ISBN 978-3-031-38229-1, doi:10.1007/978-3-031-38230-7 (englisch).
Veena S. Chakravarthi, Shivananda R. Koteshwar:SOC-Based Solutions in Emerging Application Domains. Springer Nature Switzerland, Cham 2025, ISBN 978-3-031-85043-1, doi:10.1007/978-3-031-85044-8 (englisch).
↑E.Y. Chou, Bing Sheu:System-on-a-chip design for modern communications. In: IEEE Circuits and Devices Magazine. Band17, Nr.6, November 2001, S.12–17, doi:10.1109/101.968912 (englisch, ieee.org[abgerufen am 28.August 2026]).
↑Rob Davis:GaAs FETs – physics, design, and models. In: Handbook of RF and Microwave Power Amplifiers. 1. Auflage. Cambridge University Press, 2011, ISBN 978-0-521-76010-2, S.42–102, doi:10.1017/CBO9781139015349.004 (englisch, cambridge.org[abgerufen am 28.August 2026]).
↑Masahiro Hirayama, Kazuyoshi Asai, Takashi Mizutani:GaAs ICs for Digital Applications. In: Compound and Josephson High-Speed Devices. Springer US, Boston, MA 1993, ISBN 978-1-4757-9776-3, S.83–139, doi:10.1007/978-1-4757-9774-9_4 (englisch, springer.com[abgerufen am 28.August 2026]).
↑M.P. Forrer:Survey of circuitry for wristwatches. In: Proceedings of the IEEE. Band60, Nr.9, 1972, ISSN0018-9219, S.1047–1054, doi:10.1109/PROC.1972.8852 (englisch, ieee.org[abgerufen am 28.August 2026]).
↑Carlene Stephens, Maggie Dennis:Engineering Time: Inventing the Electronic Wristwatch. In: The British Journal for the History of Science. Band33, Nr.4. [Cambridge University Press, The British Society for the History of Science], 2000, ISSN0007-0874, S.477–497, JSTOR:4028031 (englisch).
↑M. Koyanagi, H. Kurino, Kang Wook Lee, K. Sakuma, N. Miyakawa, H. Itani:Future system-on-silicon LSI chips. In: IEEE Micro. Band18, Nr.4, 1998, S.17–22, doi:10.1109/40.710867 (englisch, ieee.org[abgerufen am 28.August 2026]).
↑Gilles Poupon, Nicolas Sillon, David Henry, Charlotte Gillot, Alan Mathewson, Lea Di Cioccio, Barbara Charlet, Patrick Leduc, Maud Vinet, Perrine Batude:System on Wafer: A New Silicon Concept in SiP. In: Proceedings of the IEEE. Band97, Nr.1, Januar 2009, ISSN0018-9219, S.60–69, doi:10.1109/JPROC.2008.2007464 (englisch, ieee.org[abgerufen am 28.August 2026]).
↑Raquel O. Rodrigues, Su-Ryon Shin, Manuel Bañobre-López:Brain-on-a-chip: an emerging platform for studying the nanotechnology-biology interface for neurodegenerative disorders. In: Journal of Nanobiotechnology. Band22, Nr.1, 18.September 2024, ISSN1477-3155, doi:10.1186/s12951-024-02720-0, PMID 39294645, PMC11409741(freier Volltext) – (englisch, biomedcentral.com[abgerufen am 28.August 2026]).
↑Bram Servais, Negar Mahmoudi, Vini Gautam, Wei Tong, Michael R. Ibbotson, David R. Nisbet, David Collins:Engineering brain-on-a-chip platforms. In: Nature Reviews Bioengineering. Band2, Nr.8, 5.Juni 2024, ISSN2731-6092, S.691–709, doi:10.1038/s44222-024-00184-3 (englisch, nature.com[abgerufen am 28.August 2026]).
↑Natalia Ares:How silicon-chip technology is being re-engineered for quantum computing. In: Nature. Band655, Nr.8125, 30.Juli 2026, ISSN0028-0836, S.1141–1142, doi:10.1038/d41586-026-02124-0 (englisch, nature.com[abgerufen am 28.August 2026]).
