| Cortex-A65 | |
| Gyártás | 2018, A65AE: 2018. december 18. |
| Tervező | ARM Holdings |
| Utasításkészlet | A64 + kiterjesztések: ARMv8.1, ARMv8.2, kriptográfiai, RAS, ARMv8.3: csak LDAPR utasítások |
| Architektúra | ARMv8-A (Harvard), csak AArch64 |
| Mikroarchitektúra | sorrenden kívüli futószalag, szuperskalár |
| Magok száma | max. 8, klaszterben |
| L1 gyorsítótár | 16–64 KiB utasítás- (I-cache) paritás, 16–64 KiB adat-gyorsítótár (D-cache) ECC |
| L2 gyorsítótár | opcionális, 64–256 KiB egyesített privát, ECC |
| L3 gyorsítótár | opcionális külső, 512 KiB – 4 MiB |
| Változat | Cortex-A65AE |
| A Cortex-A65 weboldala | |
Az ARM Cortex-A65 egy többszálú 64 bites Cortex-A CPU. A processzor tervezési szempontjai a termikus és a magas szintű átviteli hatékonyság voltak. A Cortex-A65-öt nagy teljesítményű és nem biztonsági szempontból kritikus feladatokat ellátó eszközökhöz tervezték, például navigációhoz, szenzorfúzióhoz és látásalapú rendszerekben történő felhasználásra. A Cortex-A65 a DynamIQ klaszterező technológiára épül, és kihasználja annak többmagos jellemzőit. Egyszerre két szálat képes feldolgozni, és akár nyolc magra is skálázható egyetlen fürtben.
A Cortex-A65 mag egy energiatakarékos, középkategóriás, átviteli számításokra orientált, szimultán többszálú (SMT) mag, amely az Armv8-A architektúra AArch64 végrehajtási állapotát valósítja meg a DynamIQ Shared Unit (DSU) fürtön belül. A DynamIQ Shared Unit (DSU) tartalmazza az L3 gyorsítótárat és a klaszterben lévő magok közötti koherencia fenntartásához szükséges logikát. A Cortex-A65 mag nem valósítja meg az Armv8-A architektúra AArch32 végrehajtási állapotát.
2018 decemberében az ARM bejelentette a processzor újabb Cortex-A65AE jelű (kódnevén Helios-AE) változatát, amit főleg az autóiparban történő felhasználásra szántak, biztonság szempontjából kritikus feladatokhoz, például a fejlett vezetőtámogató (ADAS és Gateway) rendszerekben való alkalmazásra. A tervezők úgy látták, hogy az autókban lévő érzékelők száma várhatóan nagy mértékben növekszik, és ezzel együtt a nagyobb átviteli teljesítményű feldolgozási teljesítmény iránti igény is, így a Cortex-A65AE a nagy áteresztőképességű alkalmazásokra összpontosít.
A Cortex-A65AE az ARM első többszálas CPU-magja, szimultán többszálú feldolgozásra (SMT) képes, ami lehetővé teszi, hogy magonként két szál is futtatható legyen. A Cortex-A65AE szintén a DynamIQ technológiára épül, és kihasználja annak kapcsolati képességeit. A magot Dual Core Lock-Step (DCLS) funkcióval is ellátták, ami fokozottan hibatűrő működést biztosít. A processzor konfigurálható a biztonságot növelő split-lock üzemmódra, amelyben két mag ugyanazt az utasítássort hajtja végre szinkronban (lock-step), és a lépések eredményét hardveresen összehasonlítva fogadja el a végső állapotot, eltérés esetén megszakítás lép fel. A Cortex-A65AE magok Cortex-A76AE magokkal párosíthatók és támogatják a heterogén feldolgozást. Az ARM szerint az első Cortex-A65AE-vel szerelt termékek 2020-ban jelenhetnek meg, de 2022-ben még nem ismert ilyen megjelenés.
A Cortex-A53-hoz képest a Cortex-A65AE magonként 70%-kal jobb egész számítási teljesítményt, 3,5-ször nagyobb memóriateljesítményt biztosít a memóriaintenzív autóipari terheléseknél, és több mint 6-szor nagyobb olvasási sávszélességet az alacsony késleltetésű ACP-nél (Accelerator Coherency Port) a szorosan illesztett gyorsítókhoz.
| Architektúra | Armv8-A (Harvard) |
| Kiterjesztések |
|
| Utasításkészlet | A64 |
| Mikroarchitektúra |
|
| Memóriarendszer és külső interfészek |
|
| Egyéb |
|
Mint a Cortex-A65, az alábbi jellemzőkkel:
| Kiterjesztések |
|
| Mikroarchitektúra |
|
| Memóriarendszer és külső interfészek |
|
| Funkcionális biztonság |
|
| Egyéb | TrustZone biztonsági rendszer + mint Cortex-A65 |
{{cite web}}: Check date values in: |date= (súgó)CS1 karbantartás: elavult archiválási szolgáltatás (link){{cite web}}: Unknown parameter |month= ignored (súgó)