| Type of RAM | |
|
AMD Fiji, HBMを使用する最初のGPU | |
| タイプ | 3D積層メモリ |
|---|---|
High Bandwidth Memory (HBM)とは、シリコン貫通電極(英:Through Silicon Via、略:TSV)技術によるダイの3D積層化を前提としたメモリ規格である。2013年にSK HynixとAMDが共同開発し、SK Hynixが世界初のHBMを生産した。その後、北米時間2015年6月16日にAMDによって発表された、開発コードネーム「Fiji」と呼ばれていた製品群に初めて搭載され、初めて商用化された。
グラフィックカードの設計において、従来のGDDR5ではチップそのものの専有面積に加え、メモリとプロセッサとの間を広帯域幅のバスで結ぶことによる実装面積の増大とそれによって増えたプロセッサとの物理的距離のために、動作電圧の昇圧が必要となり消費電力が増大するという問題を抱えていた。このために、最終的にはメモリの消費電力がGPUの性能向上のボトルネックとなることが予想されていた。
メモリチップを縦に積み上げ広帯域のバスでプロセッサと接続するHBMの技術を利用することで、これらの諸問題を解決したが、コストが高く、2015年から2019年にかけてのRadeonのハイエンドモデルに搭載された後はNVIDIA TeslaやRadeon Instinctといった非常に高価格なGPGPU用のGPUやFPGAアクセラレータでの採用に限られ、2024年現在では、ゲーム機を含めたコンシューマ向けのGPUにはGDDR6やGDDR6Xが普及している。
また2022年にOpenAIがChatGPTをリリースして以降、企業間で生成AIの開発競争が始まり、HBMの後継規格であるメモリのHBM3などの需要が急増している。2025年4月には、省電力かつ、より高速で高帯域のHBM4が策定が発表された。
富岳やAuroraなどスーパーコンピュータでも採用されている。
JEDEC規格番号はJESD235である。
| タイプ | JEDEC仕様
リリース日時 |
ピンあたりの
最大データ速度 |
チャネル数
x チャネルあたりのビット数 |
スタックあたり | |
|---|---|---|---|---|---|
| 最大容量 | 最大データレート | ||||
| HBM 1 | Oct 2013 | 1.0 Gb/s | 8×128 bit | 4 dies × 1 GB = 4 GB | 128 GB/s |
| HBM 2 | Jan 2016 | 2.4 Gb/s | 8 dies × 1 GB = 8 GB | 307 GB/s | |
| HBM 2E | Aug 2019 | 3.6 Gb/s | 12 dies × 2 GB = 24 GB | 461 GB/s | |
| HBM 3 | Jan 2022 | 6.4 Gb/s | 16×64 bit | 819 GB/s | |
| HBM 3E | May 2023 | 9.8 Gb/s | 16 dies × 3 GB = 48 GB | 1229 GB/s | |
| HBM 4 | April 2025 | 8 Gb/s | 32×64 bit | 16 dies × 4 GB = 64 GB | 2048 GB/s |
HBMはDDR4やGDDR5より少ない電力、より小さいフォームファクターでより高い帯域幅を達成する。これは最大32個のDRAMダイやバッファ回路やテストロジックを含むオプションのベースダイを積み重ねることで実現する。
HBM2
HBM2は1スタックあたり最大8個のダイを指定し、転送速度を最大2GT/sまで倍増させた第2世代である。
HBM3
HBM2Eからピン当たりの速度を向上した。
HBM3E
HBM3からピン当たりの速度を向上、スタック段数を12層まで増やした。
HBM4
HBM3E比で帯域幅が1.5倍以上に向上。ベースダイにアドレス変換、データ圧縮、エラー訂正を統合し、TSVの間隔と接合ピッチを10μm以下に縮小しより高密度な接続を実現する。
主要サプライヤーはSK Hynix、Samsung、Micron Technologyの3社である。SK Hynixは2013年に世界初となる第1世代のHBMを開発したサプライヤーであり、市場をリードしている。