P6 마이크로아키텍처는 1995년 펜티엄 프로 마이크로프로세서에 처음 적용된 6세대 인텔X86마이크로아키텍처이다. 2000년 펜티엄 4에 사용된 넷버스트 마이크로아키텍처가 부분적으로 그 뒤를 이었으나, 2000년대 중반까지 새로운 프로세서들에 계속 사용되었다. P6의 강화된 펜티엄 M 변형에 64비트, XD 비트, SSE3 구현을 추가한 코어 마이크로아키텍처가 이후 P6와 넷버스트 모두를 대체하게 된다.
P6는 펜티엄 프로부터 펜티엄 III까지 인텔의 주력 제품군에 사용되었으며, 낮은 전력 소비, 뛰어난 정수 연산 성능, 상대적으로 높은 사이클당 명령어 처리 횟수(IPC)로 잘 알려져 있다.
특징
P6 코어는 X86 계열의 6세대 인텔 마이크로프로세서이다. P6 코어의 첫 번째 구현은 1995년의 펜티엄 프로 CPU였으며, 이는 오리지널 펜티엄 설계(P5)의 직계 후속작이었다.
P6 프로세서는 IA-32 명령어를 버퍼링된 RISC 형태의 마이크로 오퍼레이션 시퀀스로 동적 변환한 다음, 마이크로 오퍼레이션을 분석하고 재정렬하여 여러 실행 장치로 동시에 발행될 수 있는 병렬 작업들을 탐지한다. 펜티엄 프로는 인텔이 설계한 X86 마이크로프로세서 중 이 기술을 사용한 첫 번째 제품이지만, 1994년에 출시된 넥스젠의 Nx586이 이보다 앞서 도입하였다.
P6 코어에서 X86 분야에 처음 구현된 다른 기능들은 다음과 같다:
투기적 실행 및 비순차적 명령어 처리(인텔은 이를 "동적 실행"이라 부름)는 실행 코어 내에 새로운 리타이어(retire) 유닛을 필요로 했다. 이는 파이프라인 스톨을 줄였으며, 펜티엄 프로와 이후 세대 CPU들의 속도 확장성을 높이는 데 일조했다.
슈퍼파이프라이닝은 펜티엄의 5단계 파이프라인에서 펜티엄 프로 및 펜티엄 III 초기 모델(코퍼마인)의 14단계로 증가했다. 이후 에너지 효율 문제와 전압 문제로 인해 임베디드 및 모바일 시장을 위한 펜티엄 M에서는 10단계 미만의 파이프라인으로 변모했다. 그 후 코어 2에 이르러서는 클럭 속도를 높이는 데 어려움을 겪게 되자 제조 공정 개선을 통해 더 깊은 파이프라인 설계에서 오는 높은 전력 소비의 부정적인 영향을 상쇄하기 위해 다시 10~12단계 파이프라인으로 늘어났다.
건닝 트랜시버 로직의 변형을 사용하는 프론트 사이드 버스는 4개의 개별 프로세서가 시스템 자원을 공유할 수 있도록 했다.
물리 주소 확장(PAE)과 더 넓어진 36비트 주소 버스는 64 GB의 물리 메모리를 지원했다.
레지스터 이름 변경은 파이프라인 내에서 다중 명령어를 더욱 효율적으로 실행할 수 있게 했다.
펜티엄 4-M과 모바일 펜티엄 4가 출시되면서, 새로운 모바일 넷버스트 프로세서들이 모바일 컴퓨팅에 이상적이지 않다는 사실이 곧 드러났다. 넷버스트 기반 프로세서들은 P6 기반 이전 세대들과 비교해 클럭당 또는 와트당 효율이 떨어졌다. 모바일 펜티엄 4 프로세서는 펜티엄 III-M 프로세서보다 성능 향상이 크지 않으면서도 훨씬 더 뜨겁게 동작했다. 이러한 비효율성은 냉각 시스템의 복잡성뿐만 아니라 매우 중요한 배터리 수명에도 영향을 주었다. 인텔은 이 시장에 최적화된 설계를 위해 다시 처음부터 검토에 착수했다. 그 결과물이 펜티엄 M이라 불리는 현대화된 P6 설계였다.
설계 개요
쿼드 펌프드(Quad-pumped) 프론트 사이드 버스. 초기 바니아스(Banias) 코어에서 인텔은 펜티엄 4에서 처음 사용된 400MT/s FSB를 채택했다. 도선(Dothan) 코어는 펜티엄 4의 진화에 따라 533MT/s FSB로 넘어갔다.
더 커진 L1/L2 캐시. L1 캐시는 기존의 32 KB에서 모든 모델이 64 KB로 증가했다. 바니아스 코어는 초기 1 MB L2 캐시였으며, 도선 코어에서는 2 MB로 증가했다. 절전 상태에서 쿼드런트 선택기를 통한 동적 캐시 활성화를 지원한다.
특정 하위 명령어의 마이크로 오퍼레이션 퓨전. 이는 일부 X86 명령어를 더 적은 마이크로 오퍼레이션으로 처리하게 하여 개별 명령어가 더 빠르게 실행되도록 하며, 동시 실행되는 명령어 수를 늘릴 수 있다.
펜티엄 M은 수년간 노트북을 위한 가장 전력 효율적인 X86 프로세서였으며, 최대 부하 시 27와트, 유휴 시 4~5와트를 소비했다. 현대화를 통해 얻은 처리 효율성 덕분에 1GHz 이상 높은 클럭의 모바일 펜티엄 4(최고 클럭 모바일 펜티엄 4와 최고 클럭 펜티엄 M 비교)와 경쟁할 수 있었으며, 훨씬 더 많은 메모리와 버스 대역폭을 갖췄다.
초기 펜티엄 M 계열 프로세서("바니아스")는 내부적으로 PAE를 지원하지만 CPUID 정보에는 PAE 지원 플래그가 표시되지 않는다. 이로 인해 커널에서 PAE 지원이 필수적인 일부 운영 체제(주로 리눅스 배포판)는 해당 프로세서에서 부팅을 거부한다. 윈도우 8 이상 또한 동일한 이유로 부팅을 거부하는데, 정상적인 실행을 위해 PAE 지원을 명시적으로 요구하기 때문이다.
요나(Yonah) CPU는 2006년 1월 인텔 코어 브랜드로 출시되었다. 싱글 및 듀얼 코어 모바일 버전은 코어 솔로, 코어 듀오, 펜티엄 듀얼 코어 브랜드로 판매되었고, 서버 버전은 제온 LV (소산)로 출시되었다. 이 프로세서들은 다음과 같은 기능을 추가하여 펜티엄 M의 단점들을 부분적으로 해결했다:
SSE3 지원
2 MB 공유 L2 캐시를 갖춘 싱글 및 듀얼 코어 기술 (프로세서 구성 재조직)
향상된 FSB 속도 (533MT/s 또는 667MT/s).
12단계 명령어 파이프라인.
그 결과 P6와 차세대 코어 마이크로아키텍처 사이의 가교 역할을 하는 저전력 CPU 전용 중간 마이크로아키텍처가 탄생했다.
2006년 7월 27일, P6의 파생형인 코어 마이크로아키텍처가 코어 2 프로세서 형태로 출시되었다. 이후 코어 2, 제온, 펜티엄, 셀러론 브랜드 이름으로 코어 마이크로아키텍처 기반의 프로세서들이 더 출시되었다. 코어 마이크로아키텍처는 FSB를 사용하는 인텔의 마지막 주력 프로세서 라인이며, 이후의 모든 인텔 프로세서는 네할렘 이후 아키텍처를 기반으로 통합 메모리 컨트롤러와 시스템 통신을 위한 QPI 또는 DMI 버스를 갖추고 있다. 인텔 코어 프로세서 대비 개선 사항은 다음과 같다:
더 높은 클럭 속도를 허용하는 14단계 명령어 파이프라인.
45nm 공정으로 제조된 모든 코어 2 모델에 대한 SSE4.1 지원.
펜티엄 4의 마지막 아키텍처 버전인 프레스캇 프로세서에서만 제공되었던 64비트 X86-64 아키텍처 지원.
533MT/s에서 1600MT/s에 이르는 향상된 FSB 속도.
1 MB에서 12 MB에 이르는 L2 캐시 크기 확대 (코어 2 듀오 프로세서는 공유 L2 캐시를 사용하며 코어 2 쿼드 프로세서는 전체 캐시의 절반을 각 코어 쌍이 공유함).
동적 프론트 사이드 버스 스로틀링 (일부 모바일 모델): FSB 속도를 절반으로 줄여 프로세서 속도를 절반으로 낮춘다. 이를 통해 '슈퍼 저주파 모드(Super Low Frequency Mode)'라는 저전력 모드로 전환하여 배터리 수명을 연장한다.
일부 모바일 코어 2 듀오 프로세서를 위한 동적 가속 기술 및 모바일 코어 2 쿼드 프로세서를 위한 듀얼 동적 가속 기술. 동적 가속 기술은 한 코어를 끄면서 다른 프로세서 코어를 오버클럭할 수 있게 한다. 듀얼 동적 가속 기술은 두 코어를 비활성화하고 나머지 두 코어를 오버클럭한다. 이 기능은 애플리케이션이 코어 2 듀오에서 단일 코어만 사용하거나, 코어 2 쿼드에서 최대 두 코어만 사용할 때 트리거된다. 오버클럭은 클럭 배수를 높임으로써 수행된다.
이 칩들 모두 기술적으로는 펜티엄 프로의 파생형이지만, 아키텍처는 탄생 이후 여러 급진적인 변화를 거쳤다.
.jpg)
