| POWER-, PowerPC- en Power ISA-architectuur | ||
|---|---|---|
| Historisch | ||
|
POWER · POWER2 · POWER3 · POWER4 · POWER5 · PPC6xx · PPC7xx · PPC74xx · PPC970 · PowerPC-AS · Broadway | ||
| Huidig | ||
|
e200 · e300 · e500 · e600 · e5500 · e6500 · PA6T · POWER6 · POWER7 · POWER8 · POWER9 · Power10 · PPC4xx · Cell PPE · Xenon | ||
| Geannuleerd | ||
| Gerelateerde links | ||
|
OpenPOWER Foundation · RISC · AIM-alliantie · System p · Power.org · PAPR · PReP · CHRP · AltiVec |
PWRficient is een serie microprocessors van P.A. Semi waarvan de PA6T-1682M de enige was die een echt product werd.
PWRficient-processors voldoen aan de 64-bit Power ISA-specificatie en zijn ontworpen voor hoge prestaties en extreme energie-efficiëntie. De processors zijn zeer modulair en kunnen worden gecombineerd tot multi-core system-on-a-chip (SoC)-ontwerpen, waarbij CPU-, northbridge- en southbridge-functionaliteit worden gecombineerd op één enkele processorchip.
De PA6T is de eerste en enige processorkern van P.A. Semi, die in twee verschillende productlijnen beschikbaar was: de 16xxM dual core en de 13xxM/E single core. Ze verschilden van elkaar qua L2-cachegrootte, geheugencontrollers, communicatiefunctionaliteit en cryptografische eigenschappen. P.A. Semi had plannen om tot 16 cores te gaan.
De PA6T was de eerste Power ISA-kern sinds tien jaar die helemaal van nul af ontworpen was buiten de AIM-alliantie. Aangezien Texas Instruments een investeerder was in P.A. Semi werd gesuggereerd dat diens fabricagefaciliteiten de PWRficient-processors zouden hebben vervaardigd.
PWRficient-processors werden aanvankelijk in februari 2007 naar geselecteerde klanten verzonden. In het vierde kwartaal van 2007 werden ze wereldwijd uitgebracht.
Nadat P.A. Semi in april 2008 door Apple, Inc. opgekocht werd stopte het met de ontwikkeling van PWRficient-processors. Het bedrijf bleef ze echter wel verder produceren, verkopen en ondersteunen wegens een overeenkomst met de Amerikaanse overheid voor gebruik in bepaalde militaire toepassingen. Sommige onderdelen van de PWRficient-architectuur werd later geïntegreerd in Apple silicon.
| PA6T-1682M | ||||
|---|---|---|---|---|
| Ontwerper | P.A. Semi | |||
| Begonnen in | 2007 | |||
| Geëindigd in | 2008 | |||
| Klokfrequentie | 1,8 - 2,0 GHz | |||
| Schaal | 65 nm | |||
| Instructieset | Power ISA (Power ISA v.2.04) | |||
| Level-1 cache | 64+64 KB/kern | |||
| Level-2 cache | 2 MB/kern | |||
| Microarchitectuur | PA6T | |||
| Aantal kernen | 2 | |||
| ||||
PWRficient-processors bestaan uit drie onderdelen:
Dit artikel of een eerdere versie ervan is een (gedeeltelijke) vertaling van het artikel PWRficient op de Engelstalige Wikipedia, dat onder de licentie Creative Commons Naamsvermelding/Gelijk delen valt. Zie de bewerkingsgeschiedenis aldaar.