PowerPC 620

Ten artykuł od 2025-04 wymaga zweryfikowania podanych informacji.

Należy podać wiarygodne źródła w formie przypisów bibliograficznych.
Część lub nawet wszystkie informacje w artykule mogą być nieprawdziwe. Jako pozbawione źródeł mogą zostać zakwestionowane i usunięte.
Sprawdź w źródłach: Google Books • Google Scholar • BazHum • BazTech • RCIN • Internet Archive (texts / inlibrary)
Dokładniejsze informacje o tym, co należy poprawić, być może znajdują się w dyskusji tego artykułu.
Po wyeliminowaniu niedoskonałości należy usunąć szablon {{Dopracować}} z tego artykułu.

PowerPC 620 – 64-bitowy mikroprocesor implementujący założenia architektury PowerPC oraz podzbiór założeń architektury POWER.

Charakterystyka

• data wprowadzenia na rynek: wrzesień 1994
• technologia produkcji: 0,50 µm.
• liczba tranzystorów: 7 mln
• powierzchnia układu: 311 mm²
• częstotliwość zegara: 133 MHz
• szyna danych: adresowa – 40 bit, danych – 128 bit (2 × 64 bit)
• napięcie zasilania: 3,3 V
• rozmiar pamięci cache:
  • L1: 32 KB – instrukcje, 32 KB – dane
  • L2: 128 KB
• wydajność: SPECint92: 225 / SPECfp92: 300