História e características
A Intel revelou pela primeira vez o Golden Cove durante o seu Architecture Day 2020, com mais detalhes divulgados no mesmo evento em agosto de 2021. Semelhante ao Skylake, o Golden Cove foi descrito pela Intel como uma grande atualização da microarquitetura principal, afirmando que ele "permitiria desempenho para a próxima década da computação". A Intel também descreveu o Golden Cove como a maior atualização microarquitetural da família Core em uma década, destacando um aumento de 19% nas instruções por ciclo (IPC) em relação ao Cypress Cove. No evento de 2021, a Intel revelou que as arquiteturas Gracemont e Golden Cove seriam combinadas em uma arquitetura híbrida em seus processadores Alder Lake para desktops e laptops. Foi descrito como "o sucessor da microarquitetura Sunny Cove de 10 nm da Intel". Também foi anunciado que os núcleos Golden Cove suportariam hyper-threading, que permite que dois threads sejam executados em um núcleo. Os "P-cores" baseados em Golden Cove representam "desempenho" (performance), enquanto os "E-cores" baseados em Gracemont representam "eficiência" (efficient).
Em agosto de 2021, o projeto do Golden Cove seguiu "o núcleo Willow Cove em Tiger Lake, o núcleo Sunny Cove em Ice Lake e o núcleo derivado Cypress Cove em Rocket Lake."
Sucessor do Willow Cove, o Golden Cove, lançado em 2021, foi descrito como concorrente dos processadores Zen 3 e Zen 4 da AMD. O Golden Cove baseia-se no processo de fabricação 10 nm Enhanced SuperFin da Intel, que foi posteriormente renomeado para Intel 7. Ao modificar Willow Cove, escreve o Hardware Times, a Intel anunciou em 2021 que tanto o Golden Cove quanto o Gracemont "expandiram o back-end e o front-end, melhoraram os recursos de execução fora de ordem (OoO) e se concentraram mais na eficiência energética e no desempenho do mundo real".
Em janeiro de 2022, o TechRadar observou que os próximos processadores Intel Alder Lake-P, variantes móveis do Alder Lake com Golden Cove, poderiam possivelmente usar até "seis núcleos Golden Cove com 12 threads juntamente com oito núcleos Gracemont com oito threads", observando que outras permutações também eram possíveis. Em abril de 2022, foi relatado que o Raptor Lake, uma "revitalização" do Alder Lake, poderia utilizar os núcleos Golden Cove e Gracemont. Também foi relatado em abril de 2022 que o Sapphire Rapids utilizaria núcleos Golden Cove.
Melhorias
De acordo com a AnandTech em agosto de 2021, "a Intel vê o Golden Cove como uma grande atualização de função única, com reformulações massivas dos blocos de construção fundamentais da CPU, chegando a dizer que ele permitirá o desempenho para a próxima década de computação. A AnandTech em agosto de 2021 também escreveu que o último nível semelhante de atualizações para o "front-end principal" da Intel foi o Sunny Cove, em comparação com o Willow Cove e o Cypress Cove, que, ao contrário do Golden Cove, "foram projetos mais iterativos com foco no subsistema de memória." O Golden Cove foi descrito como tendo "mudanças gigantescas no front-end da microarquitetura", com a Intel descrevendo essas mudanças como as maiores atualizações de microarquitetura em uma década, desde o Skylake.
A microarquitetura Golden Cove do P-core suporta decodificação de seis vias, um número superior às quatro anteriores, e divide as portas de execução para permitir a execução de mais operações simultaneamente, possibilitando maior IPC e ILP em fluxos de trabalho que podem se beneficiar dessa funcionalidade. Normalmente, uma decodificação mais ampla consome muito mais energia, mas a Intel afirma que seu cache de micro-operações (agora 4K) e o front-end foram melhorados o suficiente para que o mecanismo de decodificação passe 80% do tempo com o consumo de energia reduzido."
A Intel descreve uma série de melhorias em relação ao seu antecessor, o Sunny Cove.
- Novo decodificador de instruções parciais de 6 vias (em vez de 4 vias em microarquiteturas anteriores) com capacidade de buscar até 32 bytes de instruções por ciclo (em vez de 16)
- Microarquitetura mais ampla de 6 canais, mas com decodificador complexo removido (em comparação com o design anterior de 5 canais e projeto 4:1:1:1:1)
- O tamanho do cache μOP foi aumentado para 4K entradas (antes era 2,25K)
- 12 portas de execução (antes eram 10)
- Janela de instruções fora de ordem maior em comparação com Sunny Cove, com o tamanho do buffer de reordenação (ROB) aumentado de 352 para 512 entradas
- Arquivo de registro vetorial/de ponto flutuante maior, que foi aumentado de 224 para 332 entradas
- 192 filas de carregamento e 114 filas de armazenamento (de 128 e 72 no Sunny Cove)
- 1,25 MB por núcleo, tamanho do cache L2 para processadores de consumidor e 2 MiB por núcleo para variantes de servidor
- Cache L3 de 3 MB por núcleo, compartilhada entre todos os núcleos, incluindo os E-cores no Alder Lake
- Somadores de ponto flutuante dedicados
- Novas extensões do conjunto de instruções:
- PTWRITE
- Espera em modo de usuário (WAITPKG): TPAUSE, UMONITOR, UMWAIT
- Registros arquitetônicos do último ramo (LBRs)
- Tradução de endereço linear gerenciada pelo hipervisor (HLAT)
- SERIALIZE
- Interface de feedback de hardware melhorada (EHFI) e HRESET
- AVX-VNNI
- AVX-512 com AVX512-FP16
- Em servidores com CPUs Sapphire Rapids:
- CLDEMOTE
- TSX com TSXLDTRK
