Acelerador de IA

Unidade de processamento neural
Módulo acelerador de IA Hailo conectado a um Raspberry Pi 5 por meio de um adaptador M.2 (2024).

A unidade de processamento neural (NPU), acelerador de IA, ou processador de aprendizado profundo, é um microprocessador do tipo acelerador de hardware especializado em otimizar o desempenho de tarefas assistidas por inteligência artificial e aprendizado de máquina, incluindo redes neurais artificiais e visão computacional.

Uma NPU pode existir como um componente independente, integrada a uma CPU ou integrada a uma GPU. Seu objetivo pode ser executar de maneira eficiente modelos de inteligência artificial já treinados, processo conhecido como inferência, ou participar do treinamento desses modelos. Em determinadas aplicações, as NPUs podem proporcionar maior velocidade ou eficiência energética em comparação com processadores de uso geral.

As aplicações de aceleradores de IA incluem algoritmos utilizados em robótica, Internet das coisas e outras tarefas intensivas em dados ou orientadas por sensores.

As NPUs frequentemente utilizam arquiteturas com muitos núcleos ou arquiteturas espaciais e concentram-se em: operações aritméticas de baixa precisão, arquiteturas de fluxo de dados especializadas, ou recursos de computação em memória. Alguns aceleradores usados nos AI PCs dos data centers são: AMD Instinct, NVIDIA Blackwell e, Intel Gaudi; onde um AI-PC é todo computador que consegue realizar tarefas de inteligência artificial.

Uso

As NPUs e outros aceleradores de IA podem ser empregados tanto no treinamento de modelos de inteligência artificial quanto na execução de modelos já treinados. A utilização de hardware especializado permite otimizar determinadas operações, particularmente aquelas relacionadas a redes neurais e operações matriciais, reduzindo potencialmente o tempo de processamento e o consumo de energia.

Dispositivos de consumo

Aceleradores de IA são utilizados em processadores e sistemas destinados a dispositivos de consumo, incluindo plataformas da Apple, Qualcomm, Samsung, Huawei e Google.

No processamento de imagens, aceleradores de IA podem ser utilizados para executar modelos empregados em técnicas de reconstrução e aprimoramento de imagens. Quando integrados a um sistema de renderização gráfica, esses aceleradores podem permitir que uma cena seja produzida inicialmente em resolução ou taxa de quadros inferiores e posteriormente processada por um modelo de inteligência artificial para gerar uma saída em resolução ou taxa de quadros superiores.

Processamento de visão

As unidades de processamento de visão (VPUs) são aceleradores especializados em algoritmos de visão computacional, incluindo redes neurais convolucionais e SIFT. São utilizadas em dispositivos que precisam acompanhar visualmente objetos e ambientes, como dispositivos de realidade aumentada, realidade virtual e drones.

A Apple incorporou aceleradores de inteligência artificial aos seus processadores a partir de 2017, enquanto a Intel e a AMD passaram a incluir unidades especializadas em seus processadores mais recentemente.

Os processadores Intel Meteor Lake possuem uma unidade de processamento versátil (VPU) destinada a acelerar tarefas de inferência relacionadas à visão computacional e ao aprendizado profundo.

Desempenho

Em dispositivos de consumo, as NPUs são projetadas para oferecer baixo consumo de energia e desempenho suficiente para executar modelos de inteligência artificial de menor porte. Para isso, muitas dessas unidades suportam operações de baixa largura de bits utilizando formatos como INT4, INT8, FP8 e FP16.

Uma métrica frequentemente utilizada para avaliar o desempenho de NPUs é o número de trilhões de operações por segundo (TOPS). Entretanto, TOPS não especifica por si só o tipo de operação utilizada; em muitos casos, os valores divulgados correspondem a operações INT8 de adição e multiplicação.

Centros de dados

Aceleradores de IA também são utilizados em servidores de computação em nuvem e em centros de dados. Exemplos incluem as Tensor Processing Units (TPUs), utilizadas pelo Google Cloud, e os aceleradores AWS Trainium e AWS Inferentia, desenvolvidos pela Amazon Web Services.

Existem diversas denominações específicas utilizadas por fabricantes para dispositivos dessa categoria. O setor permanece caracterizado pela coexistência de diferentes arquiteturas e soluções, sem um projeto dominante único.

Desde o final da década de 2010, GPUs produzidas por empresas como Nvidia e AMD passaram a incorporar unidades funcionais especializadas em operações de multiplicação de matrizes de baixa precisão. Essas GPUs são amplamente utilizadas como aceleradores de IA, tanto para treinamento quanto para inferência.

Computação científica

Embora as NPUs sejam projetadas principalmente para operações de multiplicação de matrizes de baixa precisão, como FP16 e INT8, essas unidades também podem ser utilizadas para emular operações de maior precisão em determinadas aplicações de computação científica.

Técnicas de emulação de precisão, como o esquema de Ozaki, podem permitir a realização de operações equivalentes a FP64 utilizando unidades originalmente projetadas para formatos de menor precisão. Estudos demonstraram essa abordagem em GPUs que possuem unidades de multiplicação matricial especializadas, incluindo a NVIDIA TITAN RTX e a A100.

Desde versões recentes do CUDA Toolkit, a biblioteca cuBLAS pode utilizar emulação de operações de maior precisão mediante unidades matriciais de menor precisão quando essa abordagem apresenta vantagem de desempenho em determinadas condições.

Programação

Um sistema operacional ou uma biblioteca de nível superior pode fornecer interfaces de programação de aplicações (APIs) destinadas ao acesso a aceleradores de IA. Entre os exemplos estão o TensorFlow com LiteRT Next no Android, Core ML no iOS e macOS, e DirectML no Windows. Formatos como ONNX são utilizados para representar redes neurais treinadas.

NPUs integradas a CPUs de consumo geralmente são acessadas por meio de APIs específicas dos fabricantes. Entre os exemplos estão AMD (Ryzen AI), Intel (OpenVINO), Apple silicon (Core ML) e Qualcomm (SNPE), cada qual com seu próprio conjunto de ferramentas e interfaces.

As GPUs geralmente utilizam pipelines de GPGPU existentes, como CUDA e OpenCL, adaptados para operações de menor precisão e multiplicação de matrizes especializadas. Vulkan também pode ser utilizado para tarefas de computação em GPUs. Sistemas construídos para finalidades específicas, como a Tensor Processing Unit do Google, empregam interfaces próprias.

Existe um grande número de APIs, compiladores e ambientes de execução diferentes utilizados para aceleração de IA. A diversidade de interfaces e combinações de hardware aumenta a complexidade do desenvolvimento de software para essas plataformas.

Desde 2025, o Khronos Group trabalha na padronização de interfaces relacionadas à inteligência artificial com o objetivo de reduzir essa fragmentação. Entre as iniciativas estão a expansão de tipos de dados e operações intrínsecas em OpenCL e Vulkan, a inclusão de grafos computacionais no SPIR-V e o desenvolvimento de formatos para descrição de redes neurais.

Ver também

Referências

  1. 1 2 Page, Carly (21 de julho de 2017). «Intel unveils Movidius Compute Stick USB AI Accelerator». V3. Arquivado do original em 11 de agosto de 2017
  2. 1 2 «Inspur Unveils GX4 AI Accelerator». insideHPC. 21 de junho de 2017. Cópia arquivada em 21 de junho de 2017
  3. 1 2 3 Giannotti, Raphael (11 de abril de 2025). «Qual é a diferença entre AI PC e Copilot+ PC?». Canaltech. Consultado em 9 de setembro de 2026
  4. ↑ «Intel Core vs Ultra: How to Choose (Comprehensive Guide)». GEEKOM. 24 de março de 2025. Consultado em 5 de julho de 2026. Cópia arquivada em 22 de agosto de 2026
  5. ↑ Merritt, Rick (18 de maio de 2016). «Google Designing AI Processors». EE Times. Cópia arquivada em 22 de outubro de 2025
  6. ↑ Moss, Sebastian (23 de março de 2022). «Nvidia reveals new Hopper H100 GPU, with 80 billion transistors». Data Center Dynamics. Consultado em 5 de julho de 2026. Cópia arquivada em 13 de julho de 2026
  7. ↑ «HUAWEI Reveals the Future of Mobile AI at IFA 2017». Huawei. 2 de setembro de 2017. Cópia arquivada em 10 de novembro de 2021
  8. ↑ «Snapdragon 8 Gen 3 Mobile Platform» (PDF). Qualcomm. Cópia arquivada (PDF) em 25 de outubro de 2023
  9. ↑ Weckler, Adrian (14 de fevereiro de 2016). «Dublin tech firm Movidius to power Google's new virtual reality headset». Independent.ie. Cópia arquivada em 19 de fevereiro de 2016
  10. ↑ «DJI Brings Two New Flagship Drones to Lineup Featuring Myriad 2 VPUs». Movidius. 15 de novembro de 2016. Cópia arquivada em 26 de novembro de 2016
  11. ↑ O'Connor, Fred (1 de maio de 2015). «Microsoft dives deeper into HoloLens details: 'Holographic processor' role revealed». PCWorld. Consultado em 5 de julho de 2026
  12. ↑ «The future is here: iPhone X». Apple. 12 de setembro de 2017. Consultado em 5 de julho de 2026
  13. ↑ «Intel's Lunar Lake Processors Arriving Q3 2024». Intel. 20 de maio de 2024. Consultado em 5 de julho de 2026. Cópia arquivada em 12 de fevereiro de 2025
  14. ↑ «AMD XDNA Architecture». AMD. Consultado em 5 de julho de 2026. Cópia arquivada em 10 de julho de 2026
  15. ↑ Kan, Michael (1 de agosto de 2022). «Intel to Bring a 'VPU' Processor Unit to 14th Gen Meteor Lake Chips». PCMag. Consultado em 5 de julho de 2026. Cópia arquivada em 22 de agosto de 2026
  16. ↑ Burns, Peter (24 de abril de 2024). «A guide to AI TOPS and NPU performance metrics». Qualcomm. Consultado em 5 de julho de 2026. Cópia arquivada em 6 de agosto de 2026
  17. ↑ Jouppi, Norman P.; Young, Cliff; Patil, Nishant (24 de junho de 2017). «In-Datacenter Performance Analysis of a Tensor Processing Unit». ACM SIGARCH Computer Architecture News. 45 (2): 1–12. arXiv:1704.04760Acessível livremente. doi:10.1145/3140659.3080246Acessível livremente
  18. ↑ «How silicon innovation became the 'secret sauce' behind AWS's success». Amazon Science. 27 de julho de 2022. Consultado em 5 de julho de 2026. Cópia arquivada em 5 de julho de 2026
  19. ↑ Jouppi, Norman P. (2017). «In-Datacenter Performance Analysis of a Tensor Processing Unit». ACM SIGARCH Computer Architecture News. 45 (2): 1–12. arXiv:1704.04760Acessível livremente. doi:10.1145/3140659.3080246Acessível livremente
  20. ↑ Patel, Dylan; Nishball, Daniel; Xie, Myron (9 de novembro de 2023). «Nvidia's New China AI Chips Circumvent US Restrictions». SemiAnalysis. Consultado em 5 de julho de 2026. Cópia arquivada em 8 de outubro de 2024
  21. ↑ Ootomo, Hiroyuki; Ozaki, Katsuhisa; Yokota, Rio (julho de 2024). «DGEMM on integer matrix multiplication unit». The International Journal of High Performance Computing Applications. 38 (4): 297–313. arXiv:2306.11975Acessível livremente. doi:10.1177/10943420241239588
  22. ↑ Brower, Cole (24 de outubro de 2025). «Unlocking Tensor Core Performance with Floating Point Emulation in cuBLAS». NVIDIA Technical Blog. Consultado em 5 de julho de 2026. Cópia arquivada em 30 de junho de 2026
  23. ↑ Tavenrath, Markus (2025). Current Status of AI-related Standardization in the Khronos Group (PDF). Global ICT Standards Conference 2025. Cópia arquivada (PDF) em 22 de agosto de 2026

Ligações externas