GAAFET

GAAFET'te kanal üst üste dizili ince silisyum nanolevhalardan oluşur; kapı her levhayı dört yandan sarar ve levhaların arasını da doldurur.

GAAFET (İngilizce: gate-all-around field-effect transistor, her yandan saran kapılı alan etkili transistör), kapının kanalı dört yandan bütünüyle sardığı bir MOSFET türüdür. Kapının kanalı yalnızca üç yandan sardığı FinFET'in ardılıdır ve 3 nanometre sınıfından başlayarak ileri mantık süreçlerinde onun yerini almıştır. Kanalı her yandan saran kapı, kanal üzerindeki elektrostatik denetimi güçlendirir; bu da transistör küçüldükçe artan kısa kanal etkilerini ve sızıntı akımını sınırlar.

Adlandırma

GAAFET bir yapı adıdır, ticari bir süreç adı değildir. Üreticiler aynı yapıyı kendi adlarıyla sunar: Samsung çok köprülü kanal anlamına gelen MBCFET (Multi-Bridge-Channel FET), Intel ise RibbonFET adını kullanır.

Kanalın biçimine göre de ayrı adlar kullanılır. Kanal ince ve yassı bir dilim biçimindeyse nanolevha (nanosheet), dar ve tel benzeri bir kesitteyse nanotel (nanowire) denir. İkisi de aynı kapı düzenini paylaşır; ayrım kanalın en-boy oranındadır. Seri üretime giren tasarımlar nanolevha biçimindedir.

Yapı

Üç yapının karşılaştırması. Üstte düzlemsel MOSFET, ortada FinFET, altta GAAFET. GAAFET'te kapı kanalı dört yandan sarar ve nanolevhaların arası da kapı metaliyle doludur.

Bir GAAFET'te kanal, altlıktan ayrılmış olarak asılı durur ve kapı malzemesi kanalın çevresini bütünüyle kuşatır. Kanal genellikle üst üste dizili birkaç ince silisyum levhadan oluşur; levhalar arasındaki boşluklar da kapı malzemesiyle doldurulduğundan, tek bir transistör birden çok kanalı koşut olarak sürer.

Kanalların arasına kapı ile kaynak ve savak bölgelerini birbirinden ayıran iç ara parçalar yerleştirilir. Bu parçalar kapı ile kaynak-savak arasındaki asalak sığayı sınırlar; asalak sığa, yapının başlıca güçlüklerinden biridir, çünkü kapının kanalı bütünüyle sarması temas alanını da büyütür.

Yapının ölçekleme değeri elektrostatikten gelir. Kapı kanalı ne kadar çok yandan sararsa, savak geriliminin kanal üzerindeki etkisi o kadar zayıflar; transistör kapalı durumda daha iyi kapanır ve aynı sızıntı düzeyi daha kısa bir kanalla korunabilir. FinFET'te kapı üç yandan sarar, GAAFET'te dört yandan.

FinFET'ten farkı

İki yapı arasındaki fark yalnızca kapının kaç yandan sardığı değildir. Tasarım açısından daha önemli olan, kanal genişliğinin nasıl seçilebildiğidir.

FinFET'te bir transistörün sürebileceği akım, kullanılan yüzgeç sayısıyla belirlenir. Yüzgecin yüksekliği süreçte sabit olduğundan, tasarımcı ancak yüzgeç ekleyip çıkararak akımı ayarlayabilir; genişlik kesikli basamaklar hâlinde değişir. GAAFET'te ise levhanın genişliği süreç sınırları içinde sürekli olarak seçilebilir. Böylece aynı hücre kitaplığında hem dar ve düşük güçlü hem de geniş ve yüksek sürme akımlı aygıtlar üretilebilir.

İkinci fark alan verimliliğidir. FinFET'te akımı artırmanın yolu yan yana yüzgeç eklemek, dolayısıyla yatayda yer kaplamaktır. GAAFET'te levhalar üst üste dizildiğinden, aynı taban alanında daha çok kanal genişliği elde edilir. Kuşak geçişinin gerekçesi büyük ölçüde budur: FinFET'in ölçeklenmesi yüzgeç aralığının küçülmesine bağlıydı ve bu yol tükenmişti.

Üretim

Üretim, silisyum plaka üzerine almaşık silisyum ve silisyum germanyum katmanlarından oluşan bir yığın büyütülerek başlar. Bu yığın, FinFET üretimindekine benzer biçimde yüzgeçler hâlinde desenlenir; sonuçta her yüzgeç, üst üste duran ince katmanlardan oluşan bir dilim olur.

Belirleyici adım kanalın serbest bırakılmasıdır. Silisyum germanyum katmanları, silisyuma dokunmayan seçici bir aşındırmayla çekilir; geriye asılı duran silisyum levhalar ve aralarındaki boşluklar kalır. Bu boşluklar sonra kapı yalıtkanı ve kapı metaliyle doldurulur, böylece kapı her levhayı çevreler.

Bu akış FinFET akışının büyük bölümünü koruduğu için, kuşak geçişi üretim hattının bütünüyle yenilenmesini gerektirmemiştir. Buna karşılık levha kalınlığının ve aralıklarının denetimi, tek bir yüzgecin biçimlendirilmesinden daha sıkı bir süreç denetimi ister; bu da değişkenliğin ve verimin kuşağın belirleyici sorunları olmasına yol açar.

Tarihçe

Kanalı her yandan saran kapı fikri üretime girmesinden otuz yıldan uzun süre önce ortaya konmuştur. Colinge ve arkadaşları 1990'da, yalıtkan üzeri silisyum üzerinde kapının kanalı bütünüyle sardığı bir aygıt bildirmiş ve yapıyı "her yandan saran kapılı aygıt" diye adlandırmıştır.

Yapının FinFET'in ardılı olarak ele alınması 2010'ların ortasında başlamıştır. 2016'da FinFET ötesi yoğunluk ölçeklemesinin mimari seçenekleri değerlendirilmiş, her yandan saran kapılı düzenin bu iş için elverişli olduğu ortaya konmuştur. 2017'de üst üste dizili nanolevha biçiminde bir GAAFET gösterilmiş ve yapı, FinFET ötesinde ölçeklemeyi olanaklı kılan aygıt diye tanıtılmıştır. 2018'de 3 nanometre ve ötesine ölçeklemenin seçenekleri değerlendirilirken bu yapı ana adaylardan biri olarak ele alınmıştır.

Ticari kullanım

Yapıyı seri üretime ilk geçiren şirket Samsung olmuştur. Şirket 30 Haziran 2022'de, MBCFET adını verdiği GAAFET yapısıyla 3 nanometrelik süreçte yonga üretimine başladığını duyurmuştur.

TSMC FinFET'i bir kuşak daha sürdürmüş, nanolevhaya 2 nanometre (N2) sürecinde geçmiştir; şirket N2'yi kendi ilk kuşak nanolevha teknolojisi olarak tanımlar ve süreç 2025'in dördüncü çeyreğinde seri üretime girmiştir. Intel ise yapıyı RibbonFET adıyla 18A sürecinde kullanmaktadır.

GAAFET yapısının üreticilere göre ilk kullanımı
ÜreticiYapı adıSüreçSeri üretim
SamsungMBCFET3 nm (SF3)2022
TSMCnanolevha2 nm (N2)2025
IntelRibbonFET18A2025

Kuşak adlarının aynı yapısal dönüm noktasına karşılık gelmediğine bu çizelge de örnektir: Samsung nanolevhaya 3 nm adlı süreçte, TSMC ise 2 nm adlı süreçte geçmiştir. Aynı adı taşıyan iki süreçten biri FinFET, ötekisi GAAFET olabilir.

Yapı, kendisiyle birlikte gelen öteki yeniliklerle bir arada kullanılır. Arka yüzden güç dağıtımı ve gömülü güç hattı gibi düzenler, mantık yoğunluğunu transistörün kendisini küçültmeden artırmayı amaçlar ve GAAFET kuşağında devreye girmiştir. Kuşakta yayımlanan devre ölçüleri de bu yapıya dayanır; 2 nanometrelik nanolevha teknolojisinde 38,1 Mb/mm²'lik bir SRAM öbeği bildirilmiştir.

Sınırlar ve ardılları

GAAFET'in kendi sınırları da bellidir. Kapının kanalı bütünüyle sarması asalak sığayı büyütür, levhaların ısıyı atması düzlemsel yapıya göre güçtür ve levha kalınlığındaki küçük sapmalar aygıt niteliklerinde belirgin değişkenliğe yol açar.

Yapının ardılı olarak iki düzen üzerinde çalışılmaktadır. Bunlardan ilkinde, karşıt tipteki iki aygıtın arasına yalıtkan bir duvar konarak n ve p aygıtları birbirine yaklaştırılır; forksheet adı verilen bu düzen, hücre yüksekliğini daha da küçültmeyi amaçlar. İkincisinde n ve p aygıtları yan yana değil üst üste yerleştirilir; CFET (complementary FET) adlı bu düzenin nanolevhalı ölçüte göre sağlayabileceği kazanç ayrıca incelenmiştir.

Ayrıca bakınız

Kaynakça

  1. 1 2 3 4 5 6 Loubet, Nicolas; Hook, Terence; Montanini, Pietro (2017). Stacked nanosheet gate-all-around transistor to enable scaling beyond FinFET. Symposium on VLSI Technology. ss. T230-T231. doi:10.23919/VLSIT.2017.7998183.
  2. 1 2 3 4 5 6 Wong, Hei; Kakushima, Kuniyuki (2022). "On the Vertically Stacked Gate-All-Around Nanosheet and Nanowire Transistor Scaling beyond the 5 nm Technology Node". Nanomaterials. 12 (10). s. 1739. doi:10.3390/nano12101739.
  3. 1 2 Jeong, Jaehun; Lee, Sang Hyeon; Masuoka, Sada-Aki (2023). World's First GAA 3nm Foundry Platform Technology (SF3) with Novel Multi-Bridge-Channel-FET (MBCFET) Process. 2023 IEEE Symposium on VLSI Technology and Circuits. ss. 1-2. doi:10.23919/vlsitechnologyandcir57934.2023.10185353.
  4. 1 2 3 Wang, Xiaofei; Kim, Yusung; Baek, Gwang Hyeon (2025). A 0.021um2 High-Density SRAM in Intel-18A-RibbonFET Technology with PowerVia-Backside Power Delivery. 2025 IEEE International Solid-State Circuits Conference (ISSCC). ss. 494-496. doi:10.1109/isscc49661.2025.10904657.
  5. 1 2 3 Guillorn, Michael; Loubet, Nicolas; Yeung, Chun Wing (2016). Density scaling beyond the FinFET: Architecture considerations for gate-all-around CMOS. 74th Annual Device Research Conference. doi:10.1109/DRC.2016.7548399.
  6. 1 2 3 Mocuta, A.; Weckx, P.; Demuynck, S. (2018). Enabling CMOS Scaling Towards 3nm and Beyond. 2018 IEEE Symposium on VLSI Technology. ss. 147-148. doi:10.1109/vlsit.2018.8510683.
  7. ↑ Colinge, J.-P.; Gao, M. H.; Romano-Rodriguez, A. (1990). Silicon-on-insulator 'gate-all-around device'. International Technical Digest on Electron Devices (IEDM). ss. 595-598. doi:10.1109/IEDM.1990.237128.
  8. 1 2 "Samsung Begins Chip Production Using 3nm Process Technology With GAA Architecture" (İngilizce). Samsung. 30 Haziran 2022. 8 Temmuz 2022 tarihinde kaynağından arşivlendi. Erişim tarihi: 7 Eylül 2026.
  9. 1 2 "2nm Technology" (İngilizce). TSMC. 29 Temmuz 2026 tarihinde kaynağından arşivlendi. Erişim tarihi: 7 Eylül 2026.
  10. ↑ Ryckaert, Julien; Gupta, Praveen; Jourdain, Anne (2019). Extending the roadmap beyond 3nm through system scaling boosters: A case study on Buried Power Rail and Backside Power Delivery. Electron Devices Technology and Manufacturing Conference. ss. 50-52. doi:10.1109/EDTM.2019.8731234.
  11. ↑ Chang, Tsung-Yung Jonathan; Chen, Yen-Huei; Reddy, K. Venkateswara (2025). A 38.1Mb/mm2 SRAM in a 2nm-CMOS-Nanosheet Technology for High-Density and Energy-Efficient Compute. 2025 IEEE International Solid-State Circuits Conference (ISSCC). ss. 492-494. doi:10.1109/isscc49661.2025.10904759.
  12. ↑ Weckx, P.; Ryckaert, J.; Dentoni Litta, E. (2019). Novel forksheet device architecture as ultimate logic scaling device towards 2nm. 2019 IEEE International Electron Devices Meeting (IEDM). ss. 36.5.1-36.5.4. doi:10.1109/IEDM19573.2019.8993635.
  13. ↑ Jung, Seung-Geun; Jang, Dongwon; Min, Seong-Ji (2022). "Performance Analysis on Complementary FET (CFET) Relative to Standard CMOS With Nanosheet FET". IEEE Journal of the Electron Devices Society. Cilt 10. ss. 78-82. doi:10.1109/JEDS.2021.3136605.