JFET

JFET
JFET
	P채널 JFET에서 소스(source)와 드레인(drain) 사이의 전류는 게이트에 전압이 인가될 때 제한된다.
종류	능동 소자
핀 구성	드레인, 게이트, 소스
전기 기호

접합형 전계효과 트랜지스터(영어: junction field-effect transistor, JFET)는 장효과 트랜지스터의 가장 단순한 형태 중 하나이다. JFET는 3단자 반도체 소자로, 전자적으로 제어되는 스위치, 저항기, 또는 증폭기를 구성하는 데 사용된다.

접합형 트랜지스터와 달리, JFET는 바이어스 전류가 필요하지 않은 전압 제어 방식이다. 전하는 소스와 드레인 단자 사이의 반도체 채널을 통해 흐른다. 게이트 단자에 역방향 바이어스 전압을 인가하면 채널이 핀치 오프되어 전류를 차단하거나 완전히 스위칭한다. JFET는 일반적으로 게이트와 소스 단자 사이의 전압이 0일 때 도통 상태를 유지한다. 게이트와 소스 단자 사이에 적절한 극성의 전위차가 인가되면 JFET는 전류 흐름에 대해 더 큰 저항을 가지게 되며, 이는 소스와 드레인 단자 사이의 채널로 흐르는 전류가 감소함을 의미한다.

JFET는 전하 운반자가 결핍된 결핍 영역의 원리에 의존하기 때문에 때때로 공핍형 소자라고 불린다. 전류가 흐르게 하려면 이 결핍 영역이 닫혀야 한다.

JFET는 N형 또는 P형 채널을 가질 수 있다. N형의 경우 게이트에 인가된 전압이 소스에 비해 음수이면 전류가 감소한다(P형의 경우 게이트에 인가된 전압이 소스에 비해 양수이면 마찬가지로 전류가 감소한다). 공통 소스 또는 공통 드레인 구성의 JFET는 큰 입력 임피던스(때때로 10¹⁰ 옴 수준)를 가지므로 게이트 입력으로 사용되는 회로에서 거의 전류를 끌어오지 않는다.

역사

FET와 유사한 소자들은 1920년대와 1930년대에 율리우스 릴리엔펠트에 의해 특허가 출원되었다. 그러나 FET가 실제로 제조되기까지는 재료과학과 제작 기술의 수십 년간의 발전이 필요했다.

JFET는 1945년 하인리히 벨커에 의해 처음 특허가 출원되었다. 1940년대 동안 존 바딘, 월터 하우저 브래튼, 그리고 윌리엄 쇼클리는 FET를 만들려고 시도했으나 반복되는 실패를 겪었다. 이들은 실패의 원인을 진단하는 과정에서 점접촉 트랜지스터를 발견했다. 1952년 쇼클리의 JFET에 대한 이론적 연구 이후, 1953년 조지 C. 데이시와 이언 M. 로스에 의해 동작 가능한 실용적 JFET가 만들어졌다. 일본의 엔지니어 니시자와 준이치와 와타나베는 1950년에 정전 유도 트랜지스터(SIT)라는 유사한 소자에 대해 특허를 출원했다. SIT는 짧은 채널을 가진 JFET의 일종이다.

JFET를 이용한 고속, 고전압 스위칭은 2008년 탄화 규소(SiC) 와이드 밴드갭 반도체 소자가 상용화되면서 기술적으로 가능해졌다. 초기 제조상의 어려움, 특히 불일치와 낮은 수율로 인해 SiC JFET는 처음에는 틈새 제품으로 남았으며 비용도 높았다. 2018년경에는 이러한 제조 문제가 대부분 해결되었다. 그 무렵 SiC JFET는 기존의 저전압 실리콘 MOSFET와 함께 흔히 사용되었다. 이 조합에서 SiC JFET + Si MOSFET 소자는 와이드 밴드갭 소자의 장점과 MOSFET의 쉬운 게이트 구동 방식을 모두 갖추게 되었다.

구조

JFET는 양전하 운반자 또는 양공(P형)이 풍부하거나, 음전하 운반자 또는 전자(N형)가 풍부하도록 도핑된 긴 반도체 물질 채널로 구성된다. 양 끝의 옴성 접촉은 소스(S)와 드레인(D)을 형성한다. 채널의 한쪽 또는 양쪽 측면에, 혹은 채널을 둘러싸는 방식으로 채널과 반대 극성으로 도핑된 영역을 사용하여 PN 접합이 형성되며, 옴성 게이트 접촉(G)을 사용하여 바이어스된다.

기능

JFET의 동작은 정원용 호스에 비유할 수 있다. 호스를 통해 흐르는 물은 호스를 조여 단면적을 줄임으로써 제어할 수 있으며, JFET를 통한 전하의 흐름은 전류가 흐르는 채널을 수축시킴으로써 제어된다. 전류는 또한 소스와 드레인 사이의 전기장에 의존한다(호스 양단에 가해지는 압력 차이와 유사함). 이 전류 의존성은 일정 인가 전압 이상에서는 위의 도표에 표시된 특성으로 설명되지 않는다. 이것이 포화 영역이며, JFET는 일반적으로 소자 전류가 드레인-소스 전압의 영향을 거의 받지 않는 이 정전류 영역에서 작동한다. JFET는 이러한 정전류 특성을 접합 트랜지스터 및 진공관의 4극관(Tetrode) 및 5극관(Pentode)과 공유한다.

전도 채널의 수축은 전계 효과를 사용하여 달성된다. 게이트와 소스 사이에 전압을 인가하여 게이트-소스 PN 접합을 역방향 바이어스함으로써 이 접합의 결핍 영역을 넓혀(상단 그림 참조) 전도 채널을 침범하고 채널의 단면적을 제한한다. 결핍 영역은 이동 가능한 운반자가 결핍되어 있어 실질적으로 전기가 통하지 않기 때문에 그렇게 불린다.

결핍층이 전도 채널의 폭을 가로지르면 핀치 오프가 달성되고 드레인-소스 간 전도가 멈춘다. 핀치 오프는 게이트-소스 접합의 특정 역방향 바이어스(V_GS)에서 발생한다. 핀치 오프 전압(V_GS)(문턱 전압 또는 차단 전압이라고도 함)은 동일한 유형의 소자들 사이에서도 크게 다를 수 있다. 예를 들어, Temic J202 소자의 V_GS(off)는 −0.8 V에서 −4 V까지 다양하며, J308의 V_GS(off)는 −1 V에서 −6.5 V 사이이다.(혼동스럽게도 핀치 오프 전압이라는 용어는 선형 영역과 포화 영역을 구분하는 V_DS 값을 지칭하는 데 사용된다.)

N채널 소자를 끄려면 부(-)의 게이트-소스 전압(V_GS)이 필요하다. 반대로 P채널 소자를 끄려면 양(+)의 V_GS가 필요하다.

정상적인 작동 중에 게이트에 의해 발생한 전기장은 소스-드레인 전도를 어느 정도 차단한다.

일부 JFET 소자는 소스와 드레인에 대해 대칭이다.

회로 기호

JFET 게이트는 때때로 채널의 중간에 그려지기도 한다(이 예시들처럼 드레인이나 소스 전극에 위치하는 대신). 이러한 대칭성은 "드레인"과 "소스"가 상호 교환 가능하다는 것을 암시하므로, 이 기호는 상호 교환이 실제로 가능한 JFET에만 사용해야 한다.

동일한 패키지에 두 개의 일치하는 소자가 들어 있는 경우와 같이 외함이 회로 기능에 중요한 경우, 기호를 원 안에 그릴 수 있다(이산 소자의 덮개를 나타냄).

모든 경우에 화살표 머리는 채널과 게이트 사이에 형성된 PN 접합의 극성을 나타낸다. 일반 다이오드와 마찬가지로 화살표는 P에서 N으로, 즉 순방향 바이어스 시의 통상적인 전류 방향을 가리킨다. 영어 기억술로는 N채널 소자의 화살표가 "in(안쪽)"으로 향한다는 점이 있다.

다른 트랜지스터와의 비교

실온에서 JFET 게이트 전류(게이트-채널 접합의 역방향 누설)는 MOSFET(게이트와 채널 사이에 절연 산화막이 있음)과 비슷하지만, 접합형 트랜지스터의 베이스 전류보다는 훨씬 작다. JFET는 MOSFET보다 더 높은 이득(상호 컨덕턴스)과 더 낮은 플리커 노이즈를 가지므로, 일부 저-잡음, 고입력 임피던스 연산 증폭기에 사용된다. 또한 JFET는 정전기 축적으로 인한 손상에 덜 취약하다.

수학적 모델

선형 옴 영역

작은 전압 V_DS에 의한 N-JFET의 전류(즉, 선형 또는 옴 또는 3극관 영역)은 채널을 도전율 $q N_{d} μ_{n}$ 을 가진 직사각형 막대로 취급하여 계산된다.

I_{D} = \frac{b W}{L} q N_{d} μ_{n} V_{DS},

여기서

I_D = 드레인-소스 전류,

b = 주어진 게이트 전압에 대한 채널 두께,

W = 채널 폭,

L = 채널 길이,

q = 전자 전하 = 1.6×10⁻¹⁹ C,

μ_n = 전자 이동도,

N_d = N형 도핑(도너) 농도,

V_P = 핀치 오프 전압.

그러면 선형 영역에서의 드레인 전류는 다음과 같이 근사할 수 있다.

I_{D} = \frac{b W}{L} q N_{d} μ_{n} V_{DS} = \frac{a W}{L} q N_{d} μ_{n} (1 - \sqrt{\frac{V_{GS}}{V_{P}}}) V_{DS} .

$I_{DSS}$ 를 사용하면 드레인 전류를 다음과 같이 표현할 수 있다.

I_{D} = \frac{2 I_{DSS}}{V_{P}^{2}} (V_{GS} - V_{P} - \frac{V_{DS}}{2}) V_{DS} .

정전류 영역

포화 영역 또는 능동 또는 핀치 오프 영역에서의 드레인 전류는 게이트 바이어스 측면에서 흔히 다음과 같이 근사된다.

I_{DS} = I_{DSS} {(1 - \frac{V_{GS}}{V_{P}})}^{2},

여기서 I_DSS는 게이트-소스 전압이 0일 때의 포화 전류, 즉 임의의(허용된) 드레인-소스 전압에서 FET를 통해 드레인에서 소스로 흐를 수 있는 최대 전류이다(예: 위의 I–V 특성 도표 참조).

포화 영역에서 JFET 드레인 전류는 게이트-소스 전압에 의해 가장 큰 영향을 받으며, 드레인-소스 전압에는 거의 영향을 받지 않는다.

채널 도핑이 균일하여 결핍 영역 두께가 게이트-소스 전압의 절대값의 제곱근에 비례하여 증가한다면, 채널 두께 b는 0 바이어스 채널 두께 a에 대해 다음과 같이 표현할 수 있다.

b = a (1 - \sqrt{\frac{V_{GS}}{V_{P}}}),

여기서

V_P는 핀치 오프 전압 – 채널 두께가 0이 되는 게이트-소스 전압,

a는 게이트-소스 전압이 0일 때의 채널 두께.

상호 컨덕턴스

접합 FET의 상호 컨덕턴스는 다음과 같다.

g_{m} = \frac{2 I_{DSS}}{| V_{P} |} (1 - \frac{V_{GS}}{V_{P}}),

여기서 $V_{P}$ 는 핀치 오프 전압이고 I_DSS는 최대 드레인 전류이다. 이는 트랜스어드미턴스에 대해 $g_{fs}$ 또는 $y_{fs}$ 라고도 불린다.

같이 보기

각주

↑ Hall, John. “Discrete JFET” (PDF). 《linearsystems.com》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서.
↑ “Junction Field Effect Transistor”. 《Electronics Tutorials》. 2022년 1월 31일에 원본 문서에서 보존된 문서. 2022년 6월 19일에 확인함.
↑ Grundmann, Marius (2010). 《The Physics of Semiconductors》. Springer-Verlag. ISBN 978-3-642-13884-3.
1 2 Junction Field-Effect Devices, Semiconductor Devices for Power Conditioning, 1982.
1 2 Flaherty, Nick (2018년 10월 18일), “Third generation SiC JFET adds 1200 V and 650 V options”, 《EeNews Power Management》 .
↑ JFET 구조 및 작동에 대한 논의는 다음을 참조. D. Chattopadhyay (2006). 〈§13.2 Junction field-effect transistor (JFET)〉. 《Electronics (fundamentals and applications)》. New Age International. 269 ff쪽. ISBN 978-8122417807.
1 2 3 “Junction Field Effect Transistor (JFET)” (PDF). 《ETEE3212 Lecture Notes》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. value of v_GS ... for which the channel is completely depleted ... is called the threshold, or pinch-off, voltage and occurs at v_GS = V_GS(OFF). ... This linear region of operation is called ohmic (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the active (or saturation) region of operation.
↑ Sedra, Adel S.; Smith, Kenneth C. 〈5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET)〉 (PDF). 《Microelectronic Circuits》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. At this value of v_GS the channel is completely depleted ... For JFETs the threshold voltage is called the pinch-off voltage and is denoted V_P.
↑ Horowitz, Paul; Hill, Winfield (1989). 《The art of electronics》 2판. Cambridge [England]: Cambridge University Press. 120쪽. ISBN 0-521-37095-7. OCLC 19125711. For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", V_GS(OFF), or the "pinch-off voltage", V_P ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"
1 2 Mehta, V. K.; Mehta, Rohit (2008). 〈19 Field Effect Transistors〉 (PDF) 11판. 《Principles of electronics》. S. Chand. 513–514쪽. ISBN 978-8121924504. OCLC 741256429. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. Pinch off Voltage (V_P). It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... Gate–source cut off voltage V_{GS (off)}. It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero.
1 2 U. A. Bakshi; Atul P. Godse (2008). 《Electronics Engineering》 (영어). Technical Publications. 10쪽. ISBN 978-81-8431-503-5. Do not confuse cutoff with pinch off. The pinch-off voltage V_P is the value of the V_DS at which the drain current reaches a constant value for a given value of V_GS. ... The cutoff voltage V_GS(off) is the value of V_GS at which the drain current is 0.
↑ “J201 data sheet” (PDF). 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. 2021년 1월 22일에 확인함.
↑ “U/J/SST308 series—Single N-Channel High Frequency JFET Amplifier” (PDF). 2019년 7월 25일. 2025년 2월 3일에 확인함.
↑ 〈A4.11 Envelope or Enclosure〉. 《ANSI Y32.2-1975》 (PDF). 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result
↑ Kopp, Emilie (2019년 1월 16일). “What's the difference between a MOSFET and a JFET?”. 《Power Electronic Tips》. 2021년 5월 17일에 원본 문서에서 보존된 문서. 2022년 6월 16일에 확인함.
↑ “What is the Ohmic Region of a FET Transistor”. 《www.learningaboutelectronics.com》. 2020년 12월 13일에 확인함. ohmic region ... also called the linear region
1 2 Balbir Kumar and Shail B. Jain (2013). 《Electronic Devices and Circuits》. PHI Learning Pvt. Ltd. 342–345쪽. ISBN 9788120348448.
↑ “Junction Field Effect Transistor”. 《Electronics Tutorials》. Saturation or Active Region
↑ Storr, Wayne (2013년 9월 3일). “Junction Field Effect Transistor or JFET Tutorial” (영어). 《Basic Electronics Tutorials》. 2022년 10월 7일에 확인함.
↑ Kirt Blattenberger RF Cafe. “JFETS: How They Work, How to Use Them, May 1969 Radio-Electronics” (영어). 2021년 1월 4일에 확인함. y_fs – Small-signal, common-source, forward transadmittance (sometimes called g_fs-transconductance)

외부 링크

위키미디어 공용에 JFET 관련 미디어 분류가 있습니다.
Physics 111 Laboratory -- JFET Circuits I
Interactive Explanation of n-channel JFET

[1] Hall, John. “Discrete JFET” (PDF). 《linearsystems.com》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서.

[2] “Junction Field Effect Transistor”. 《Electronics Tutorials》. 2022년 1월 31일에 원본 문서에서 보존된 문서. 2022년 6월 19일에 확인함.

[3] Grundmann, Marius (2010). 《The Physics of Semiconductors》. Springer-Verlag. ISBN 978-3-642-13884-3.

[sit-4] 1 2 Junction Field-Effect Devices, Semiconductor Devices for Power Conditioning, 1982.

[Flaherty2018-5] 1 2 Flaherty, Nick (2018년 10월 18일), “Third generation SiC JFET adds 1200 V and 650 V options”, 《EeNews Power Management》 .

[JFET-6] JFET 구조 및 작동에 대한 논의는 다음을 참조. D. Chattopadhyay (2006). 〈§13.2 Junction field-effect transistor (JFET)〉. 《Electronics (fundamentals and applications)》. New Age International. 269 ff쪽. ISBN 978-8122417807.

[:2-7] 1 2 3 “Junction Field Effect Transistor (JFET)” (PDF). 《ETEE3212 Lecture Notes》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. value of v_GS ... for which the channel is completely depleted ... is called the threshold, or pinch-off, voltage and occurs at v_GS = V_GS(OFF). ... This linear region of operation is called ohmic (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the active (or saturation) region of operation.

[8] Sedra, Adel S.; Smith, Kenneth C. 〈5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET)〉 (PDF). 《Microelectronic Circuits》. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. At this value of v_GS the channel is completely depleted ... For JFETs the threshold voltage is called the pinch-off voltage and is denoted V_P.

[9] Horowitz, Paul; Hill, Winfield (1989). 《The art of electronics》 2판. Cambridge [England]: Cambridge University Press. 120쪽. ISBN 0-521-37095-7. OCLC 19125711. For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", V_GS(OFF), or the "pinch-off voltage", V_P ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"

[:0-10] 1 2 Mehta, V. K.; Mehta, Rohit (2008). 〈19 Field Effect Transistors〉 (PDF) 11판. 《Principles of electronics》. S. Chand. 513–514쪽. ISBN 978-8121924504. OCLC 741256429. 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. Pinch off Voltage (V_P). It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... Gate–source cut off voltage V_{GS (off)}. It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero.

[:1-11] 1 2 U. A. Bakshi; Atul P. Godse (2008). 《Electronics Engineering》 (영어). Technical Publications. 10쪽. ISBN 978-81-8431-503-5. Do not confuse cutoff with pinch off. The pinch-off voltage V_P is the value of the V_DS at which the drain current reaches a constant value for a given value of V_GS. ... The cutoff voltage V_GS(off) is the value of V_GS at which the drain current is 0.

[12] “J201 data sheet” (PDF). 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. 2021년 1월 22일에 확인함.

[13] “U/J/SST308 series—Single N-Channel High Frequency JFET Amplifier” (PDF). 2019년 7월 25일. 2025년 2월 3일에 확인함.

[14] 〈A4.11 Envelope or Enclosure〉. 《ANSI Y32.2-1975》 (PDF). 2022년 10월 9일에 원본 문서 (PDF)에서 보존된 문서. The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result

[15] Kopp, Emilie (2019년 1월 16일). “What's the difference between a MOSFET and a JFET?”. 《Power Electronic Tips》. 2021년 5월 17일에 원본 문서에서 보존된 문서. 2022년 6월 16일에 확인함.

[16] “What is the Ohmic Region of a FET Transistor”. 《www.learningaboutelectronics.com》. 2020년 12월 13일에 확인함. ohmic region ... also called the linear region

[kumar-17] 1 2 Balbir Kumar and Shail B. Jain (2013). 《Electronic Devices and Circuits》. PHI Learning Pvt. Ltd. 342–345쪽. ISBN 9788120348448.

[18] “Junction Field Effect Transistor”. 《Electronics Tutorials》. Saturation or Active Region

[19] Storr, Wayne (2013년 9월 3일). “Junction Field Effect Transistor or JFET Tutorial” (영어). 《Basic Electronics Tutorials》. 2022년 10월 7일에 확인함.

[20] Kirt Blattenberger RF Cafe. “JFETS: How They Work, How to Use Them, May 1969 Radio-Electronics” (영어). 2021년 1월 4일에 확인함. y_fs – Small-signal, common-source, forward transadmittance (sometimes called g_fs-transconductance)

JFET
P채널 JFET에서 소스(source)와 드레인(drain) 사이의 전류는 게이트에 전압이 인가될 때 제한된다.
종류	능동 소자
핀 구성	드레인, 게이트, 소스
전기 기호