QFET

양자 전계효과 트랜지스터(영어: quantum field-effect transistor, QFET) 또는 양자 우물 전계효과 트랜지스터(영어: quantum-well field-effect transistor, QWFET)는 양자 터널링 현상을 이용하여 트랜지스터의 동작 속도를 크게 향상시킨 MOSFET(금속-산화물-반도체 장효과 트랜지스터)의 일종이다. 이 트랜지스터는 기존 트랜지스터에서 전하 운반자를 약 3000배까지 느려지게 만드는 전자 전도 영역을 제거하여 동작 속도를 높인다. 결과적으로 논리 연산 속도는 10배 증가하면서 동시에 부품의 전력 요구량과 크기는 10배 감소한다. 이는 초미세 층을 사용하는 화학기상증착과 유사한 급속 열처리(RTP) 제조 공정을 통해 달성된다.

"QFET"이라는 명칭은 현재 페어차일드 반도체에서 생산하는 MOSFET 시리즈의 상표명으로도 사용되고 있는데(2015년 11월 기준), 이는 독자적인 이중 확산 금속-산화물-반도체(DMOS) 기술을 포함하고 있으나 사실상 양자 기반은 아니다(이 경우 Q는 "Quality"를 의미함).

구조 및 소자 동작

현대의 양자 전계효과 트랜지스터는 전통적인 MOSFET의 구조를 통합하며 많은 동일한 재료를 사용한다. MOSFET 트랜지스터는 이산화 규소(SiO₂)와 같은 유전체 재료와 금속 게이트로 구성된다. 금속 게이트는 게이트 유전체 층으로부터 절연되어 있어 매우 높은 입력 저항을 가진다. 소스(입력), 드레인(출력), 게이트의 세 단자로 구성된 MOSFET은 게이트 단자에 인가된 전압(또는 전압 부재)을 통해 전류 흐름을 제어할 수 있으며, 이는 층 사이의 전위 장벽을 변화시켜 전하 흐름을 활성화(또는 차단)한다.

소스 및 드레인 단자는 바디 영역에 의해 절연된 MOSFET의 도핑된 영역에 연결된다. 이 영역들은 p형 또는 n형이며, 두 단자는 바디 유형과 반대되는 동일한 유형을 가진다. n채널 MOSFET의 경우, 소스와 드레인 영역은 모두 n+형이고 바디는 p형 영역이다. p채널 MOSFET의 경우, 소스와 드레인 영역은 모두 p+형이고 바디는 n형 영역이다. n채널 MOSFET에서는 전자가 소스 영역을 통해 전하를 운반하며, p채널 MOSFET 소스에서는 정공이 전하를 운반한다.

FET 구조는 일반적으로 분자선 에피택시, 액상 에피택시, 기상 에피택시(예: 화학기상증착)와 같은 다양한 기술을 사용하여 층별로 점진적으로 구성된다. 일반적인 MOSFET은 마이크로미터 규모로 제작된다. 습식 화학 식각은 3μm 이상의 두께를 가진 층을 만드는 데 사용할 수 있으며, 건식 식각 기술은 나노미터 규모의 층을 만드는 데 사용할 수 있다. 층의 두께가 50nm 이하에 접근하면 층의 드브로이 파장이 열화된 전자와 비슷해지며, 벌크 반도체에 대한 기존의 에너지-운동량 관계는 더 이상 작동하지 않는다.

QFET 제조에는 주변 재료보다 밴드갭이 작은 초박막 반도체 층이 사용된다. 1차원 양자 우물 QFET의 경우, 나노미터 규모의 반도체 층이 두 개의 절연층 사이에 성장된다. 반도체 층의 두께는 d이며, 전자 전하 운반자는 전위 우물에 갇힌다. 이러한 전자와 대응하는 정공은 시간 독립적 슈뢰딩거 방정식을 풀어 구할 수 있는 불연속적인 에너지 준위를 가진다.

$E_{q} = \frac{ℏ^{2} (q π / d)^{2}}{2 m}, q = 1, 2, 3, ...$

전하 운반자는 게이트 단자에 에너지 준위와 일치하는 전위를 인가하여 활성화(또는 비활성화)할 수 있다. 이러한 에너지 준위는 반도체 층의 두께와 재료적 특성에 따라 달라진다. QFET 구현을 위한 유망한 반도체 후보인 인듐 갈륨 비소(InGaAs)는 약 50나노미터의 드브로이 파장을 가진다. 에너지 준위 사이의 간격을 넓히려면 층의 두께 d를 줄여야 한다. InGaAs의 경우 약 20나노미터의 층 두께가 달성되었다. 실제로는 3차원 양자 우물이 생성되며, 층 평면의 크기인 d₂와 d₃는 상대적으로 훨씬 크다. 대응하는 전자 에너지-운동량 관계는 다음과 같다.

$E = E_{c} + \frac{ℏ^{2} k_{1}^{2}}{2 m_{c}} + \frac{ℏ^{2} k_{2}^{2}}{2 m_{c}} + \frac{ℏ^{2} k_{3}^{2}}{2 m_{c}}$ .

이 관계식에서 k 값은 각 차원에서의 파수 벡터 크기인 $\frac{q_{1} π}{d_{1}}, \frac{q_{2} π}{d_{2}},$ 및 $\frac{q_{3} π}{d_{3}}$ 에 해당한다.

양자 와이어로 구성된 QFET도 마찬가지로 전자 전하 운반자를 전위 우물에 가두지만, 좁은 기하학적 형상 덕분에 전자를 2차원으로 가둘 수 있다. 양자 와이어는 본질적으로 1차원 시스템 내의 채널로, 더 강력한 운반자 구속과 예측 가능한 전류 흐름을 제공한다.

실리콘 기판 위에 이산화 규소 층으로 구성된 전통적인 MOSFET은 양 또는 음의 인가 전압이 존재할 때 각각 순방향 또는 역방향으로 바이어스될 수 있는 편향된 PN 접합을 생성하여 동작한다. 사실상 전압을 인가하면 p영역과 n영역 사이의 전위 장벽 높이가 낮아져 양전하를 띤 "정공"과 음전하를 띤 전자의 형태로 전하가 흐를 수 있게 된다.

단일 접합 QFET은 양자 터널링을 사용하여 운반자를 최대 3000배까지 느리게 만드는 전자 전도 영역을 제거함으로써 속도를 높인다.

이론 및 광학 기기 적용

QFET 구성 요소의 거동은 양자역학의 법칙으로 설명할 수 있다. 양자 구속 반도체 구조에서 전하 운반자(정공 및 전자)의 존재는 상태 밀도로 정량화된다. 2nm에서 20nm 사이 두께의 평면 층으로 흔히 구성되는 3차원 양자 우물의 경우, 상태 밀도 $ρ_{c} (E)$ 는 층 평면의 영역에 해당하는 2차원 벡터 $(k_{2} = \frac{q_{2} π}{d_{2}}, k_{3} = \frac{q_{3} π}{d_{3}})$ 로부터 얻어진다. $E - k$ 관계로부터,

$E = E_{c} + \frac{ℏ^{2} k_{1}^{2}}{2 m_{c}} + \frac{ℏ^{2} k_{2}^{2}}{2 m_{c}} + \frac{ℏ^{2} k_{3}^{2}}{2 m_{c}}$ , 여기서 $\frac{d E}{d k} = ℏ^{2} k / m_{c}$ 임을 알 수 있으며, 따라서

$ρ_{c} (E) = {\begin{matrix} \frac{m_{c}}{π ℏ^{2} d_{1}}, \\ 0, \end{matrix} q_{1} = 1, 2, 3, ....$

마찬가지로 1차원 나노와이어의 에너지는 파수 벡터로 설명되지만, 기하학적 구조상 와이어 축을 따른 자유 운동의 운동 에너지를 모델링하기 위해 하나의 k 벡터 $k_{z}$ 만 필요하다.

$E (k_{z}) = \frac{ℏ^{2} k_{z}^{2}}{2 m_{c}}$

2차원으로 구속된 전자의 에너지를 정량화하기 위해 더 정확한 에너지 모델을 사용할 수 있다. 와이어의 단면적이 d₁d₂인 직사각형이라고 가정하면 새로운 에너지-운동량 관계가 도출된다.

$E = E_{c} + \frac{ℏ^{2} (q_{1} π / d_{1})^{2}}{2 m_{c}} + \frac{ℏ^{2} (q_{2} π / d_{2})^{2}}{2 m_{c}} + \frac{ℏ^{2} k^{2}}{2 m_{c}}$ , 여기서 k는 와이어 축을 따른 벡터 성분이다.

2차원 양자 와이어는 원통형일 수도 있으며, 일반적인 직경은 약 20nm이다.

단일 차원으로 구속된 양자점의 경우 에너지는 더욱 양자화된다.

$E = E_{c} + \frac{ℏ^{2} (q_{1} π / d_{1})^{2}}{2 m_{c}} + \frac{ℏ^{2} (q_{2} π / d_{2})^{2}}{2 m_{c}} + \frac{ℏ^{2} (q_{3} π / d_{3})^{2}}{2 m_{c}}$ .

양자점의 기하학적 특성은 다양하지만, 일반적인 양자점 입자의 크기는 1nm에서 50nm 사이이다. 차원 양자화가 거듭될수록 전자 운동이 더욱 제한되므로 전도대와 가전도대의 서브밴드는 더 좁아진다.

III-V 삼중 게이트 양자 우물 MOSFET (Datta, K. & Khosru, Q.)

모든 반도체는 고유한 전도대와 가전도대 구조를 가진다. 직접 밴드갭 반도체에서는 전도대 최소 에너지와 가전도대 최대 에너지가 같은 운동량에 해당하는 동일한 파수 k에서 발생한다. 양자 우물 구조를 가진 QFET은 전도대가 다수의 서브밴드(양자수 q = 1, 2, 3,...)로 분리되어 있으며, MOSFET보다 가장 낮은 허용 전도대 및 가장 높은 허용 가전도대 에너지 준위에서 더 높은 상태 밀도를 제공한다. 이는 특히 광학적 특성 및 응용 분야에서 흥미로운 특성으로 이어진다. 반도체 레이저에 사용되는 양자 우물 소자의 경우, 광자는 가전도대와 전도대 사이의 전이를 통해 전자 및 정공과 상호작용한다. 양자 우물 반도체에서의 광자 상호작용에 의한 전이는 고전 반도체의 일반적인 에너지 갭이 아닌 서브밴드 사이의 에너지 갭에 의해 결정된다.

동기

장효과 트랜지스터(FET)의 개념적 설계는 1930년 릴리엔펠트에 의해 처음 제안되었다. 30년 후 최초의 실리콘 FET이 등장한 이래, 전자 산업은 트랜지스터 밀도와 정보 처리 능력이 모두 급격하고 예측 가능한 지수적 성장을 이루어 왔다. 무어의 법칙으로 알려진 이 현상은 집적 회로에 배치할 수 있는 트랜지스터의 수가 약 2년마다 두 배가 된다는 관찰 결과이다.

고속 양자 FET는 기존 반도체 기술의 실질적인 한계로 간주되었던 0.2μm 기술을 극복하기 위해 설계되었다. 따라서 QFET은 논리 속도를 10배 높이고 트랜지스터의 전력 요구량과 크기를 같은 비율로 줄인다. 이러한 향상 덕분에 QFET 소자는 저전력, 소형, 고속의 장점을 살리는 설계 자동화 도구 개발에 사용된다. 최근에는 위상 양자 전계효과 트랜지스터(TQFET)가 고유한 양자 현상으로 인해 저에너지 스위칭을 위한 새로운 패러다임을 열었다. TQFET은 라슈바 효과와 부의 정전용량 효과로 인해 볼츠만 폭정을 극복할 수 있으며, 양자 구속 효과를 통한 소형화 가능성도 제시한다.

같이 보기

각주

↑ Datta, Kanak; Khosru, Quazi D. M. (2016년 4월 1일). “III–V tri-gate quantum well MOSFET: Quantum ballistic simulation study for 10nm technology and beyond”. 《Solid-State Electronics》 118: 66–77. arXiv:1802.09136. Bibcode:2016SSEle.118...66D. doi:10.1016/j.sse.2015.11.034. ISSN 0038-1101. S2CID 101934219.
↑ Kulkarni, Jaydeep P.; Roy, Kaushik (2010). 〈Technology/Circuit Co-Design for III-V FETs〉. Oktyabrsky, Serge; Ye, Peide (편집). 《Fundamentals of III-V Semiconductor MOSFETs》. Springer Science & Business Media. 423–442쪽. doi:10.1007/978-1-4419-1547-4_14. ISBN 978-1-4419-1547-4.
↑ Lin, Jianqiang (2015). 《InGaAs Quantum-Well MOSFETs for logic applications》 (Thesis). Massachusetts Institute of Technology. hdl:1721.1/99777.
↑ “WHAT'S NEWS: A review of the latest happenings in electronics”, 《Radio-Electronics》 (Gernsback) 62 (5), May 1991
↑ “MOSFET Circuits and Technology”. 《ecee.colorado.edu》. 2021년 1월 26일에 원본 문서에서 보존된 문서. 2020년 11월 23일에 확인함.
↑ “MOSFET Construction and Operation”. 《users.cecs.anu.edu.au》. 2020년 11월 22일에 확인함.
↑ “Introduction to MOSFET | Depletion and Enhancement Mode, Applications” (미국 영어). 《Electronics Hub》. 2019년 5월 2일. 2020년 11월 22일에 확인함.
↑ “A Beginner's Guide to the MOSFET” (영어). 《ReiBot.org》. 2011년 9월 7일. 2020년 11월 23일에 확인함.
1 2 3 4 5 6 7 Saleh, B.E.A.; Teich, M.C. (2019). 《Fundamentals of Photonics》. Hoboken, NJ: Wiley. ISBN 978-1-119-50687-4.
↑ Madou, Marc J. (2011). 《Manufacturing Techniques for Microfabrication and Nanotechnology.》. Hoboken: CRC Press. ISBN 978-1-4200-5521-4. OCLC 908077421.
↑ Lin, Jianqiang (2015). 《InGaAs Quantum-Well MOSFETs for logic applications》 (학위논문). Massachusetts Institute of Technology. hdl:1721.1/99777.
↑ “The Quantum Particle in a Box” (PDF). MIT OpenCourseWare. 《ocw.mit.edu》.
1 2 Tsurumi, Takaaki (2009년 12월 10일). 《Nanoscale physics for materials science》. Boca Raton, Fla. ISBN 978-1-4398-0060-7. OCLC 862039542.
↑ Zhong, Zhaohui; Yang, Chen; Lieber, Charles M. (2008). 〈Silicon Nanowires and Nanowire Heterostructures〉. 《Nanosilicon》. 176–216쪽. doi:10.1016/B978-008044528-1.50006-3. ISBN 978-0-08-044528-1.
↑ “DoITPoMS - TLP Library Introduction to Semiconductors - Direct and Indirect Band Gap Semiconductors”. 《www.doitpoms.ac.uk》. 2020년 11월 23일에 확인함.
↑ Frank, David; Dennard, Robert; Nowak, Edward; Solomon, Paul; Taur, Yuan; Wong, Hon-Sum (2001). Device Scaling Limits of Si MOSFETs and Their Application Dependencies. IEEE.
↑ 《Radio Electronics (May 1991)》. May 1991.
↑ Nadeem, Muhammad; Di Bernardo, Iolanda; Wang, Xiaolin; Fuhrer, Michael S.; Culcer, Dimitrie (2021년 4월 14일). “Overcoming Boltzmann's Tyranny in a Transistor via the Topological Quantum Field Effect” (영어). 《Nano Letters》 21 (7): 3155–3161. arXiv:2012.03724. Bibcode:2021NanoL..21.3155N. doi:10.1021/acs.nanolett.1c00378. ISSN 1530-6984. PMID 33780625.
↑ Fuhrer, M.S.; Edmonds, M.T.; Culcer, D.; Nadeem, M.; Wang, X.; Medhekar, N.; Yin, Y.; Cole, J.H (2021년 12월 11일). 〈Proposal for a Negative Capacitance Topological Quantum Field-Effect Transistor〉. 《2021 IEEE International Electron Devices Meeting (IEDM)》. IEEE. 38.2.1–38.2.4쪽. arXiv:2201.05288. doi:10.1109/IEDM19574.2021.9720587. ISBN 978-1-6654-2572-8.
↑ Nadeem, Muhammad; Zhang, Chao; Culcer, Dimitrie; Hamilton, Alex R.; Fuhrer, Michael S.; Wang, Xiaolin (2022년 1월 26일). “Optimizing topological switching in confined 2D-Xene nanoribbons via finite-size effects”. 《Applied Physics Reviews》 9 (1): 011411. arXiv:2107.12278. Bibcode:2022ApPRv...9a1411N. doi:10.1063/5.0076625. ISSN 1931-9401.

[1] Datta, Kanak; Khosru, Quazi D. M. (2016년 4월 1일). “III–V tri-gate quantum well MOSFET: Quantum ballistic simulation study for 10nm technology and beyond”. 《Solid-State Electronics》 118: 66–77. arXiv:1802.09136. Bibcode:2016SSEle.118...66D. doi:10.1016/j.sse.2015.11.034. ISSN 0038-1101. S2CID 101934219.

[2] Kulkarni, Jaydeep P.; Roy, Kaushik (2010). 〈Technology/Circuit Co-Design for III-V FETs〉. Oktyabrsky, Serge; Ye, Peide (편집). 《Fundamentals of III-V Semiconductor MOSFETs》. Springer Science & Business Media. 423–442쪽. doi:10.1007/978-1-4419-1547-4_14. ISBN 978-1-4419-1547-4.

[3] Lin, Jianqiang (2015). 《InGaAs Quantum-Well MOSFETs for logic applications》 (Thesis). Massachusetts Institute of Technology. hdl:1721.1/99777.

[4] “WHAT'S NEWS: A review of the latest happenings in electronics”, 《Radio-Electronics》 (Gernsback) 62 (5), May 1991

[5] “MOSFET Circuits and Technology”. 《ecee.colorado.edu》. 2021년 1월 26일에 원본 문서에서 보존된 문서. 2020년 11월 23일에 확인함.

[6] “MOSFET Construction and Operation”. 《users.cecs.anu.edu.au》. 2020년 11월 22일에 확인함.

[7] “Introduction to MOSFET | Depletion and Enhancement Mode, Applications” (미국 영어). 《Electronics Hub》. 2019년 5월 2일. 2020년 11월 22일에 확인함.

[8] “A Beginner's Guide to the MOSFET” (영어). 《ReiBot.org》. 2011년 9월 7일. 2020년 11월 23일에 확인함.

[:02-9] 1 2 3 4 5 6 7 Saleh, B.E.A.; Teich, M.C. (2019). 《Fundamentals of Photonics》. Hoboken, NJ: Wiley. ISBN 978-1-119-50687-4.

[10] Madou, Marc J. (2011). 《Manufacturing Techniques for Microfabrication and Nanotechnology.》. Hoboken: CRC Press. ISBN 978-1-4200-5521-4. OCLC 908077421.

[11] Lin, Jianqiang (2015). 《InGaAs Quantum-Well MOSFETs for logic applications》 (학위논문). Massachusetts Institute of Technology. hdl:1721.1/99777.

[12] “The Quantum Particle in a Box” (PDF). MIT OpenCourseWare. 《ocw.mit.edu》.

[:12-13] 1 2 Tsurumi, Takaaki (2009년 12월 10일). 《Nanoscale physics for materials science》. Boca Raton, Fla. ISBN 978-1-4398-0060-7. OCLC 862039542.

[14] Zhong, Zhaohui; Yang, Chen; Lieber, Charles M. (2008). 〈Silicon Nanowires and Nanowire Heterostructures〉. 《Nanosilicon》. 176–216쪽. doi:10.1016/B978-008044528-1.50006-3. ISBN 978-0-08-044528-1.

[15] “DoITPoMS - TLP Library Introduction to Semiconductors - Direct and Indirect Band Gap Semiconductors”. 《www.doitpoms.ac.uk》. 2020년 11월 23일에 확인함.

[16] Frank, David; Dennard, Robert; Nowak, Edward; Solomon, Paul; Taur, Yuan; Wong, Hon-Sum (2001). Device Scaling Limits of Si MOSFETs and Their Application Dependencies. IEEE.

[17] 《Radio Electronics (May 1991)》. May 1991.

[18] Nadeem, Muhammad; Di Bernardo, Iolanda; Wang, Xiaolin; Fuhrer, Michael S.; Culcer, Dimitrie (2021년 4월 14일). “Overcoming Boltzmann's Tyranny in a Transistor via the Topological Quantum Field Effect” (영어). 《Nano Letters》 21 (7): 3155–3161. arXiv:2012.03724. Bibcode:2021NanoL..21.3155N. doi:10.1021/acs.nanolett.1c00378. ISSN 1530-6984. PMID 33780625.

[19] Fuhrer, M.S.; Edmonds, M.T.; Culcer, D.; Nadeem, M.; Wang, X.; Medhekar, N.; Yin, Y.; Cole, J.H (2021년 12월 11일). 〈Proposal for a Negative Capacitance Topological Quantum Field-Effect Transistor〉. 《2021 IEEE International Electron Devices Meeting (IEDM)》. IEEE. 38.2.1–38.2.4쪽. arXiv:2201.05288. doi:10.1109/IEDM19574.2021.9720587. ISBN 978-1-6654-2572-8.

[20] Nadeem, Muhammad; Zhang, Chao; Culcer, Dimitrie; Hamilton, Alex R.; Fuhrer, Michael S.; Wang, Xiaolin (2022년 1월 26일). “Optimizing topological switching in confined 2D-Xene nanoribbons via finite-size effects”. 《Applied Physics Reviews》 9 (1): 011411. arXiv:2107.12278. Bibcode:2022ApPRv...9a1411N. doi:10.1063/5.0076625. ISSN 1931-9401.