5 nm üretim süreci (İngilizce: 5 nm process), yarı iletken aygıt üretiminde7 nm ile 3 nm süreçleri arasında yer alan üretim süreci kuşağıdır. TSMC bu kuşağı 2020'de seri üretime alan ilk döküm üreticisi olmuştur. Kuşağın öteki büyük üreticisi Samsung'dur; Intel'in bu kuşakla karşılaştırılan süreci ise Intel 4 adını taşır. "5 nm" adı bir kuşak adıdır ve yonga üzerindeki herhangi bir fiziksel boyuta karşılık gelmez.
Kuşak, bütün üreticilerin FinFET yapısını kullandığı son kuşaktır; her yandan saran kapılı transistör ancak bir sonraki kuşakta seri üretime girmiştir. Kuşakta aşırı mor ötesi (EUV) litografi sürecin çok sayıda katmanında kullanılır. TSMC'ye göre N5, EUV kullanan ikinci teknoloji kuşağıdır; süreçte on dörde kadar katman bu yöntemle basılır. TSMC'ye göre N5, N7'ye kıyasla yaklaşık 1,8 kat mantık yoğunluğu, aynı güçte yüzde 15 hız artışı ya da aynı hızda yüzde 30 güç azalması sağlar.
Kuşağın ilk ürünü Apple A14 yongasıdır; kuşakta üretilen öteki yongalar arasında Apple M1, Huawei'nin Kirin 9000'i ve AMD'nin Zen 4 işlemcileri vardır. Kuşak uzun ömürlü olmuş ve 4 ile başlayan N4, N4P, N4X ve N4C gibi sürümlerle genişletilmiştir. Nvidia'nın H100 hızlandırıcısı ise TSMC'nin Nvidia için özelleştirdiği 4N süreciyle üretilmiştir.
Adlandırma
Kuşak adları, ilk üretim yılları ve kullanılan transistör yapısı. Dikey eksen addır, ölçü değil. 5 nm satırındaki nokta TSMC'nin 2020'deki N5 sürecidir; kuşak FinFET'tir, GAAFET'e geçiş bir sonraki 3 nm kuşağında başlar.
Düğüm adlarının fiziksel bir ölçüyü bildirmesi 1990'ların ortasında sona ermiştir. O döneme kadar kuşak adı kapı uzunluğu ile metal yarım aralığına yaklaşık olarak eşitti ve her kuşakta bu ölçüler yüzde 30 kadar küçültülerek aynı alana iki kat transistör sığdırılıyordu. Üreticiler daha sonra kapı uzunluğunu öteki ölçülerden hızlı küçültmüş, 130 nm kuşağında kapılar 70 nm'ye inmiştir. Intel 1972'deki 10 mikrometreden 1995'teki 0,35 mikrometreye dek süreçlerini kapı uzunluğuyla adlandırmış, 2011'deki 22 nm kuşağında ise kapı uzunluğu 26 nm olmuştur; bu tarihten sonra ad ile ölçü ters yönde ayrışmaya başlamıştır.
"5 nm" adı bu gelişmenin vardığı noktadır. EE Journal yazarı Kevin Morris, "5 nanometre" CMOS sürecinin beş gerçek nanometreyle ve transistör boyutuyla hiçbir ilişkisi olmadığını yazmıştır. Bu kopukluk, TSMC'de kurumsal araştırmanın başındaki H.-S. Philip Wong ile arkadaşlarını düğüm adının yerine mantık, bellek ve bağlantı yoğunluklarını birlikte veren bir ölçü önermeye götürmüştür. Bir başka öneri, adın yerine temaslı kapı aralığı ile en sıkı metal aralığını birlikte yazmaktır; iki değerin çarpımı, bir mantık transistörü için gereken en küçük alanın iyi bir kestirimidir.
IEEE'nin 2021 tarihli Uluslararası Aygıtlar ve Sistemler Yol Haritası (IRDS), bu gösterimi kullanarak "5" etiketli kuşağı G51M30 diye tanımlar: 51 nm temaslı kapı aralığı ve 30 nm en sıkı metal aralığı. Aynı çizelgede kuşağın yüzgeç aralığı 28 nm, kapı uzunluğu yüksek başarımlı transistörlerde 18 nm, yüksek yoğunluklu transistörlerde 20 nm olarak öngörülür. Yol haritası, döküm üreticileri ile kendi yongasını üreten şirketler arasında düğüm adlandırmasında bir uzlaşı olmadığını belirtir ve Intel'in "7" adlı süreci ile döküm üreticilerinin "5" adlı süreçlerini aynı sütunda gösterir.
4 nm
"4" ile başlayan TSMC sürümleri ayrı bir kuşak değildir. TSMC, N4 ailesini 5 nm teknoloji ailesinin üyeleri olarak sayar. WikiChip'e göre N4, N6'nın N7'ye olan ilişkisine benzer biçimde N5'ten türetilmiş bir süreçtir; standart hücre ve tasarım kuralı değişiklikleriyle yüzde 6'lık bir küçülme sağlar. Samsung'un 4LPE süreci de, WikiChip'e göre 5LPE'ye benzeyen ama bazı metal aralıklarını daraltan bir süreçtir. WikiChip'e göre Intel 4, şirketin 10 nm sürecinin gerçek ardılıdır ve 2020'de çıksaydı "7 nm" adını taşıyacaktı.
Tarihçe
Araştırma ve ilk gösterimler
Kuşağa giden yolda yüzgeç yapısının yerini alabilecek transistörler de denenmiştir. IBM, araştırma ortakları GlobalFoundries ve Samsung ile birlikte Haziran 2017'de, FinFET yerine üst üste yığılmış silisyum nanolevhalardan oluşan bir transistörle 5 nm yongaların yapılabileceğini gösteren bir süreç duyurmuştur. Şirketin açıklamasına göre bu teknoloji, parmak tırnağı büyüklüğünde bir yongaya 30 milyar anahtar sığdırmanın yolunu açıyor ve piyasadaki 10 nm teknolojisine göre aynı güçte yüzde 40 başarım artışı ya da aynı başarımda yüzde 75 güç tasarrufu vaat ediyordu. Ticari 5 nm süreçlerinin hiçbiri bu yapıyı kullanmamış, nanolevha ancak bir sonraki kuşakta üretime girmiştir. Tasarım tarafında ise Belçika'daki imec araştırma merkezi ile Cadence, sektörün ilk 5 nm test yongası tasarımını 2015'te birlikte üretime göndermiştir.
Ticarileşme
Samsung, Nisan 2019'da 5 nm FinFET sürecinin geliştirilmesini tamamladığını ve sürecin müşteri örneklerine hazır olduğunu duyurmuştur. Şirket, süreç tasarım kiti ile tasarım altyapısını 2018'in son çeyreğinden beri müşterilerine sunduğunu, çok projeli silisyum plaka hizmetine de başladığını açıklamıştır. TSMC ise 3 Nisan 2019'da 5 nm sürecinin risk üretiminde olduğunu ve tasarım kuralı el kitabı, SPICE modeli ve süreç tasarım kitlerinden oluşan tam tasarım altyapısının müşterilere açıldığını bildirmiştir. WikiChip'e göre TSMC'nin risk üretimi Mart 2019'da başlamıştı.
TSMC süreci Aralık 2019'daki IEEE Uluslararası Elektron Aygıtları Toplantısı'nda (IEDM) tanıtmış ve sürecin 2020'nin ilk yarısında yüksek hacimli üretime geçeceğini açıklamıştır. Aynı bildiride açıklanan test yongası 256 megabit SRAM ile bir miktar mantık devresi taşıyordu ve ortalama yüzde 80, en iyi silisyum plakada yüzde 90'ın üzerinde verim veriyordu. AnandTech'in aktardığına göre N5, Ağustos 2020'deki TSMC teknoloji sempozyumu sırasında yüksek hacimli üretimdeydi ve ilk ürünlerin o yıl çıkacak akıllı telefonların işlemcileri olması bekleniyordu.
TSMC aynı sempozyumda N5P sürümünün N5'e göre yüzde 5 daha yüksek başarım ya da yüzde 10 daha düşük güç getireceğini ve N4'ün 2021'in son çeyreğinde risk üretimine, 2022'de seri üretime gireceğini açıklamıştır. Kuşağın ilk ürünü Apple'ın 15 Eylül 2020'de duyurduğu A14 yongasıdır. Ekim 2021'de N4P, Aralık 2021'de yüksek başarımlı hesaplama için N4X duyurulmuştur.
Intel, Intel 4 sürecinin ayrıntılarını Haziran 2022'deki VLSI Teknoloji Sempozyumu'nda açıklamıştır; bu, şirketin EUV kullanan ilk sürecidir. Şirket 29 Eylül 2023'te, İrlanda'nın Leixlip kentindeki Fab 34'ün Intel 4 ile yüksek hacimli üretime geçtiğini ve bunun Avrupa'da EUV'nin seri üretimde ilk kullanımı olduğunu duyurmuştur. TSMC, Nisan 2024'te maliyeti düşürmeye yönelik N4C sürümünü duyurmuş ve bu sürümün 2025'te seri üretime gireceğini açıklamıştır.
Kuşağın başlıca olayları
Tarih
Olay
Haziran 2017
IBM ve ortakları nanolevha transistörlü 5 nm sürecini duyurdu
Mart 2019
TSMC N5 risk üretimine girdi
Nisan 2019
Samsung 5 nm geliştirmesini tamamladı; TSMC tam tasarım altyapısını açtı
TechInsights, SMIC'in N+3 sürecini Kirin 9030'da doğruladı
Transistör yapısı
FinFET yapısı. Kapı, altlıktan yükselen ince silisyum yüzgeci üç yanından sarar; kaynak ile savak yüzgecin iki ucundadır. 5 nm, bütün üreticilerin bu yapıyı kullandığı son kuşaktır.
Kuşakta transistörler FinFET yapısındadır. TSMC süreci beşinci kuşak FinFET olarak tanımlar ve kanalda taşıyıcı hareketliliği yükseltilmiş malzeme kullanır. TSMC bu kanalın bileşimini açıklamamış, yalnızca yüksek hareketlilikli kanalın eşdeğer silisyum FinFET'lere göre yüzde 18 başarım kazancı sağladığını bildirmiştir. WikiChip, p tipi transistörlerde yaklaşık yüzde 37 germanyum içeren bir silisyum-germanyum kanal kullanıldığını tahmin etmiştir. Hareketliliğin artırılması, boyut küçültmenin tek başına sağlayamadığı sürme akımı kazancını verir; kuşağın kazancı bu nedenle yalnızca geometriden değil, malzemeden de gelir.
TSMC süreçte birden çok eşik gerilimi sunar. N7'deki çok düşük eşikli transistörlerin yanına eklenen daha da düşük eşikli sürüm, yüzde 15'lik hız kazancını yüzde 25'e çıkarabilir; üç yüzgeçli yüksek başarımlı hücreler ise yoğunluktan ödün vererek bir yüzde 10 daha ekler. Intel 4 de dört ayrı eşik gerilimi sunar. SemiWiki'ye göre bu seçenek, Intel 7'ye kıyasla yaklaşık yüzde 40 daha düşük güç ya da yüzde 20 daha yüksek başarım sağlamıştır.
Yoğunluk kazancı en somut biçimde bellek hücresinde görülür. Kuşağın yüksek yoğunluklu SRAM hücre alanı 0,021 µm², yüksek başarımlı hücreninki 0,025 µm²'dir; bir önceki kuşakta, dördüncü kuşak FinFET kullanan 7 nm sürecinde yüksek yoğunluklu hücre 0,027 µm² idi. Yüksek yoğunluklu hücrede alanı küçük tutmak için altı transistörün hepsi tek yüzgeçlidir. FinFET'te transistör boyutu yüzgeç sayısıyla kesikli olarak değiştiğinden, hücredeki transistörlerin güçlerini birbirine göre ayarlamak zorlaşır.
Küçülen hücre, devre tarafında ayrı bir tasarım işi doğurur. Besleme gerilimi düştükçe hücrenin yazılabilirliği zorlaştığından, kuşağın büyük SRAM öbeklerinde metal eşleşmesi ve yük paylaşımı gibi yazma yardım devreleri kullanılır. TSMC'nin 2020'de tanıttığı 135 megabitlik yüksek yoğunluklu SRAM öbeği, yüksek başarımlı birinci düzey önbellek olarak kullanıldığı ölçümde 0,85 V'ta 4,1 GHz'e ulaşmıştır.
Boyutların küçülmesi güvenilirliği de baskılar. TSMC, 2020'de kapı yalıtkanının delinmesi, sıcak taşıyıcı bozulması ve öngerilim altındaki sıcaklık kararsızlığı gibi bozulma türlerini ele alan ayrı bir güvenilirlik çalışması yayımlamış ve sürecin otomotiv uygulamalarının katı güvenilirlik gereksinimlerini karşıladığını bildirmiştir.
Litografi ve maske sayısı
Kuşağın ayırt edici yanı, EUV litografinin deneme aşamasından çıkıp sürecin omurgasına yerleşmesidir. EUV, 13,5 nanometre dalga boyunda çalışır; kendinden önceki 193 nanometrelik derin mor ötesi (DUV) litografide bir katmanı basmak için gereken çok adımlı desenleme yığınlarını tek pozlamaya indirir. Teknolojinin seri üretime girişi 7 nm kuşağında olmuştur; Samsung Ekim 2018'de EUV kullanan ilk süreci olan 7 nm'yi hazır ilan etmiş, 5 nm'de de EUV'yi metal katmanlarının desenlenmesinde kullanarak maske katmanlarını azaltmıştır. ASML'nin o dönemde kullanılan NXE:3400B tarayıcıları 250 vatlık kaynakla saatte 140'tan fazla silisyum plaka pozlayabilir hâle gelmişti.
TSMC, N5'te on taneden fazla EUV katmanının kesme, kontak, bağlantı deliği ve metal hattı adımlarında en az dört kat daha fazla daldırmalı litografi katmanının yerini aldığını açıklamıştır. WikiChip'in TSMC'nin IEDM grafiğinden yaptığı ölçüme göre, 16 nm'deki maske sayısı 1 kabul edildiğinde 10 nm 1,31, 7 nm 1,45, N5 ise 1,35 kat maske kullanır; süreç EUV'siz çoklu desenlemeyle kurulsaydı bu oran 1,91'e çıkacaktı. Böylece maske sayısı ilk kez bir önceki kuşağa göre azalmıştır.
TSMC süreçlerinde maske sayısı (16 nm = 1,00)
Süreç
Göreli maske sayısı
N16
1,00
N10
1,31
N7
1,45
N5 (EUV'li)
1,35
N5 (varsayımsal, EUV'siz)
1,91
Adım sayısının azalması verimi de etkiler. AnandTech, her üretim adımının verimi düşürme fırsatı olduğunu, dört DUV adımının tek bir EUV adımıyla değiştirilmesinin kusurların bir bölümünü ortadan kaldırdığını yazmıştır. TSMC'nin 5 nm ailesinin sonraki sürümleri de aynı yolu izlemiş; N4 daha çok katmanda EUV kullanarak adım ve maske sayısını azaltmış, N4P de maske sayısını düşürerek silisyum plakanın üretim hattındaki çevrim süresini kısaltmıştır.
Intel 4 de EUV'yi tek bir EUV pozlamasının birden çok daldırmalı pozlamanın yerini aldığı yerlerde kullanır. SemiWiki'ye göre EUV'nin kullanıldığı bölümlerde adım sayısı üç ila beş kat azalmış, Intel 7'den Intel 4'e maske ve adım sayısı düşmüştür. Kuşakta EUV bütün gücüyle kullanılsa da tek başına yetmez. ASML'den yazarlara göre EUV'de tek desenlemeyi daha küçük boyutlara taşımak için fotorezist ve maske soğurucu malzemelerinde ilerleme gerekir; şirket bu nedenle sayısal açıklığı 0,55'e yükseltilmiş yeni kuşak EUV aracının geliştirilmesine başlamıştır.
Tasarım kuralları ve hücre kitaplıkları
TSMC, N5'in gerçek ölçülerini yayımlamamıştır. SemiWiki'den Scotten Jones, TSMC'nin 2019 IEDM bildirisinde hiçbir aralık değeri verilmediğini, bütün başarım grafiklerinin de birimsiz olduğunu belirtmiş ve konferans kurulunun bildiriyi reddetmeyi düşündüğünü aktarmıştır. Bu yüzden süreçlerin gerçek ölçüleri ürün yongalarının incelenmesinden elde edilmiştir.
Angstronomics'in Apple A15 yongasının taramalı elektron mikroskobu görüntülerinden yaptığı ölçüme göre N5'in yoğunluk kitaplığında standart hücre yüksekliği 210 nm, temaslı kapı aralığı 51 nm, en küçük yüzgeç aralığı ise 28 nm'dir. En alttaki metal katmanının aralığı da 28 nm'dir; TSMC, N5'in en küçük metal aralığının N7'deki 40 nm'den yüzde 30 daha küçük olduğunu açıklamıştır. Yüksek başarım kitaplığında hücre yüksekliği 280 nm, kapı aralığı 57 nm'dir.
Hücre yüksekliği, metal aralığının belirgin biçimde küçülmesine karşın N7'deki 240 nm'den yalnızca 210 nm'ye inmiştir. Angstronomics bunun iki nedenini gösterir: N5'in iki yüzgeçli hücrelerinde güç hatları arasında dört yerine beş sinyal hattı vardır ve süreç, komşu hücreleri ayırmak için alışılmadık bir yöntem kullanır. Sürekli difüzyon adı verilen bu yöntemde hücreler arasındaki etkin bölge kesilmez; ayırma işi, güç hattına bağlanan sahte bir kapıyla yapılır. Bu, yatay yönde tek difüzyon kesmesiyle aynı kazancı verir ve kanaldaki gerilmeyi daha düzgün tutar, ama ek bağlantılar için hücre yüksekliğinden ödün verilmesini gerektirir. TSMC sonraki N6 ve N3 süreçlerinde tek difüzyon kesmesine geçmiştir.
TSMC, N5'te etkin bölge üzerine kapı kontağı konmasına ve hücre sınırlarında difüzyonun farklı biçimde sonlandırılmasına da olanak tanır; WikiChip'e göre her iki özellik de Intel'in 10 nm sürecinde tanıttığı ölçekleme artırıcılarına benzer. Bağlantı hatlarının direnci ve sığası ise daha sıkı aralıklara karşın N7 düzeyinde tutulmuştur; TSMC bunu EUV desenleme, inceltilmiş engel ve astar katmanları, yeni yalıtkanlar ve bakırın geri akıtılmasıyla sağladığını açıklamıştır.
Samsung'un 5LPE süreci, WikiChip'e göre 7LPP'nin bir uzantısıdır ve aynı transistörleri ile SRAM hücrelerini kullanır. Sürecin yeniliği, tek difüzyon kesmesi ve 36 nm'lik ikinci metal katmanı getiren altı izli çok yüksek yoğunluklu hücre kitaplığıdır. Bu kitaplıkta hücre yüksekliği 216 nm, kapı aralığı 54 nm'dir; hücrede p ve n tarafında ikişer yüzgeç vardır. Samsung ayrıca sürekli açık kalan düşük güçlü devreler için yüzde 20'ye kadar daha az güç çeken tek yüzgeçli transistörler eklemiştir. Samsung, 7 nm için geliştirilen bütün fikrî mülkiyet öbeklerinin 5 nm'de yeniden kullanılabileceğini de açıklamıştır.
Intel 4 ise yalnızca yüksek başarım kitaplığı sunan sınırlı bir süreçtir. Kitaplıkta hücre yüksekliği 240 nm, temaslı kapı aralığı 50 nm'dir; Intel 7'deki 408 nm ve 60 nm'ye göre yaklaşık iki kat yoğunluk sağlar. Yüzgeç aralığı 30 nm, en alttaki metal katmanının aralığı da 30 nm'dir. Intel en ince bağlantı katmanlarında kobaltla kaplanmış bakır kullanmıştır; bu çözüm, daha dar hatlara karşın direnç-sığa gecikmesini Intel 7 düzeyinde tutar. Metal-yalıtkan-metal sığaçlarının birim alandaki sığası da yaklaşık iki katına çıkarılarak 376 fF/µm²'ye ulaşmıştır.
Üreticiler
TSMC
TSMC'nin Güney Tayvan Bilim Parkı'ndaki Fab 18 tesisi. Tesis, şirketin 5 nm ve 3 nm süreçlerini üreten ana tesisidir.
TSMC, 2020'de 5 nm FinFET (N5) teknolojisini seri üretime alan ilk döküm üreticisi olmuştur. Şirket kuşağı akıllı telefon ve yüksek başarımlı hesaplama uygulamalarına yönelik tanımlar. Kuşağın ana üretim tesisi, Güney Tayvan Bilim Parkı'nda kurulan ve üç aşamada genişletilen 12 inçlik EUV tesisi Fab 18'dir.
Kuşak zamanla geniş bir aileye dönüşmüştür. Güç, başarım, yoğunluk ve maliyet bakımından iyileştirilmiş N5P, N4P ve N4C sürümlerinin yanında yüksek başarımlı hesaplama için N4X ve otomotiv uygulamaları için N5A vardır. N5, N5P, N4P ve N4C süreçleri seri üretimdedir.
N5P, N5'e göre yüzde 5 daha yüksek başarım ya da yüzde 10 daha düşük güç sunar.
N4, N5'ten türetilmiştir; yaklaşık yüzde 6 alan küçülmesi sağlar ve daha çok katmanda EUV kullanır.
N4P, TSMC'nin tanımıyla 5 nm ailesinin üçüncü büyük iyileştirmesidir. N5'e göre yüzde 11, N4'e göre yüzde 6 daha yüksek başarım; N5'e göre yüzde 22 daha iyi güç verimliliği ve yüzde 6 daha yüksek transistör yoğunluğu sağlar. N5 tabanlı ürünlerin kolayca taşınabilmesi için tasarlanmıştır.
N4X, TSMC'nin yalnızca yüksek başarımlı hesaplama ürünlerine ayrılan "X" sürümlerinin ilkidir. Yüksek sürme akımı için yeniden tasarlanmış transistörler, başarıma göre düzenlenmiş metal katmanları ve çok yüksek yoğunluklu metal-yalıtkan-metal sığaçları kullanır. 1,2 V'ta N5'e göre yüzde 15, N4P'ye göre yüzde 4'e kadar başarım artışı sağlar ve 1,2 V'un üzerindeki gerilimlerde çalışabilir.
N4C, N4P'nin maliyet odaklı bir sürümüdür. Standart hücre ve SRAM hücresi yeniden tasarlanmış, bazı tasarım kuralları değiştirilmiş ve maske katmanları azaltılmıştır; TSMC bu değişikliklerin kırmık maliyetini yüzde 8,5'e kadar düşüreceğini açıklamıştır.
N5A, otomotiv uygulamaları için sunulan sürümdür.
TSMC'nin iş geliştirmeden sorumlu yöneticisi Kevin Zhang, N5'ten N4'e geçişte yüzde 4'lük bir optik küçültme elde edildiğini söylemiştir. TSMC, N4P'yi müşterilerin yeni fikrî mülkiyet öbeklerine yaptıkları yatırımdan daha çok yararlanabilmeleri için N5 tabanlı ürünlerin kolayca taşınabileceği biçimde tasarladığını, N4X'te de N5'in ortak tasarım kurallarının kullanılabileceğini açıklamıştır.
Samsung
Samsung, Nisan 2019'da tamamladığı 5 nm FinFET sürecinin 7 nm'ye göre mantık alan verimliliğini yüzde 25'e kadar artırdığını, yüzde 20 daha düşük güç ya da yüzde 10 daha yüksek başarım sağladığını açıklamıştır. Şirketin EUV'li süreçleri o dönemde Hwaseong'daki S3 hattında üretiliyordu; yeni bir EUV hattının 2019'un ikinci yarısında tamamlanması ve 2020'de üretime başlaması planlanmıştı.
WikiChip'e göre Samsung'un stratejisi, dört büyük düğüm üretip bunların arasına her biri yalnızca birkaç değişiklik getiren küçük adımlar yerleştirmekti. Bu çerçevede 5LPE, 7LPP'nin EUV deneyimi üzerine kurulan ikinci kuşak bir EUV süreci olarak tasarlanmış, şirketin son FinFET süreci olarak da 4LPE planlanmıştı. 4LPE, 5LPE'ye benzemekle birlikte birinci metal katmanının aralığını 40 nm'den 28 nm'ye, üçüncü katmanınkini 36 nm'den 32 nm'ye indirir. Angstronomics, 4LPE'nin yoğunluğunu N5'inkine çok yakın bulmuş, ancak sürecin N5'ten 16 ay sonra, çok daha düşük hacimlerde ve düşük verimle üretime girdiğini, başarım ve güçte ise 7 nm sınıfına göre küçük bir iyileşme sağladığını yazmıştır.
Samsung Electronics'in yarı iletken işlerinden sorumlu Aygıt Çözümleri bölümünün başındaki Kyung Kye-hyun, Mayıs 2023'te KAIST'teki bir konuşmasında şirketin döküm teknolojisinin TSMC'nin gerisinde kaldığını kabul etmiştir. Aynı dönemde Samsung'un kendi Galaxy S23 telefonları, TSMC'nin N4 süreciyle üretilen Snapdragon 8 Gen 2 işlemcisini kullanıyordu. Samsung'un 5 nm süreci yine de uzun ömürlü olmuştur; IBM, 2024'te tanıttığı Telum II ana bilgisayar işlemcisini Samsung Foundry'nin 5 nm süreciyle ürettirmiştir.
Intel
Intel'in bu yoğunluk sınıfındaki süreci Intel 4'tür ve o da FinFET yapısındadır. Süreç, Intel 7'ye göre aynı güçte yüzde 20'den fazla başarım sağlar. Intel 4, şirketin EUV kullanan ilk sürecidir; Intel, 10 nm kuşağında EUV'yi hazır görmediği için bu teknolojiye geçen son büyük üretici olmuştur.
WikiChip, Intel 4'ü tam bir düğümden çok bir ara süreç olarak nitelendirmiştir. Süreç yüksek yoğunluklu kitaplıklar sunmaz ve yalnızca başka süreçlerde üretilen yongacıklarla birlikte paketlenecek hesaplama karolarının üretimine yöneliktir; ilk ürünü Meteor Lake adlı istemci işlemcisidir. Intel'in tam donanımlı döküm süreci olarak konumlandırdığı Intel 3 ise bir yıl sonra gelmiş, Intel 4 tasarımlarının Intel 3'e taşınabilmesi sağlanmıştır. Intel 4 ve Intel 3, şirketin son FinFET süreçleridir.
SMIC
Çinli döküm üreticisi SMIC, ihracat denetimi düzenlemeleri nedeniyle ASML'nin EUV araçlarını edinemediğinden ileri süreçlerini 193 nm dalga boyunda çalışan DUV araçları ve çoklu desenlemeyle üretir. TechInsights Haziran 2025'te, Huawei'nin MateBook Fold dizüstü bilgisayarındaki X90 yongasının söylendiği gibi 5 nm eşdeğeri N+3 süreciyle değil, SMIC'in 7 nm sınıfı N+2 süreciyle üretildiğini açıklamıştır. Kuruma göre bu, SMIC'in henüz ölçekli üretim yapılabilen 5 nm eşdeğeri bir sürece ulaşmadığını gösteriyordu. Aynı yazıda aktarılan bir analiste göre SMIC'in "5,5 nm" diye anılan süreci o sırada yüzde 20'nin altında verimle deneme hattındaydı.
TechInsights Aralık 2025'te Huawei Mate 80 Pro Max telefonundaki Kirin 9030 işlemcisini incelemiş ve yonganın SMIC'in N+3 süreciyle üretildiğini doğrulamıştır. Kuruluşa göre N+3, SMIC'in 7 nm sınıfı teknolojisinin küçültülmüş bir devamıdır ve EUV kullanılmadan 5 nm eşdeğerine ne kadar yaklaşılabildiğini gösterir. N+3 yoğunlukta anlamlı bir iyileşme sağlasa da TSMC ile Samsung'un ticari 5 nm süreçlerinden belirgin biçimde daha az küçültülmüştür. TechInsights, SMIC'in resmî bir yol haritasında bu tür düğümlerin yer almadığını da belirtir.
Yayımlanan ölçüler
Kuşak adları karşılaştırmaya elvermediğinden, süreçler ancak ölçüm yöntemi açıkça bildirilen değerlerle karşılaştırılabilir. TSMC'nin açıkladığı "1,8 kat" gibi yoğunluk kazançları bir ARM Cortex-A72 çekirdeğinin sentezine dayanır ve doğrudan bir transistör yoğunluğu vermez. 2019-2020'de yaygınlaşan 171 MTr/mm² değeri de bu oranın N7'nin bilinen yoğunluğuyla çarpılmasından türetilmişti ve Angstronomics'e göre gerçekte ulaşılan yoğunluğun çok üzerindeydi.
Çizelgedeki mantık yoğunlukları aynı yöntemle hesaplanmıştır: ürün yongalarının taramalı elektron mikroskobu görüntülerinden standart hücre yüksekliği ile kapı aralığı ölçülmüş, yoğunluk bu iki değerden çıkarılmıştır. Bu nedenle satırlar kendi aralarında karşılaştırılabilir.
5 nm kuşağındaki süreçlerin mantık yoğunluğu
Süreç
Hücre yüksekliği (nm)
Kapı aralığı (nm)
Mantık yoğunluğu (MTr/mm²)
TSMC N5, iki yüzgeçli hücre
210
51
137,6
TSMC N5, üç yüzgeçli hücre
280
57
92,3
Samsung 4LPE
200
54
136,5
Intel 4
240
50
122,8
TSMC N7, iki yüzgeçli hücre (önceki kuşak)
240
57
90,64
Çizelgenin ilk iki satırı, tek bir sürecin bile tek bir yoğunluk sayısıyla anlatılamayacağını gösterir. Aynı N5 süreci, yoğunluk için seçilen iki yüzgeçli hücre kitaplığında 137,6, başarım için seçilen üç yüzgeçli kitaplıkta 92,3 MTr/mm² verir. İki değer arasındaki fark bir kuşaklık ilerlemeden büyüktür; hangi kitaplığın kullanıldığı söylenmeden verilen bir yoğunluk sayısı bu yüzden eksiktir.
Çizelge, adlardaki sayının sıralamayı vermediğini de gösterir. Adında "4" geçen Samsung 4LPE ile Intel 4, adında "5" geçen N5'in iki yüzgeçli kitaplığından daha seyrektir. Buna karşılık N5'in üç yüzgeçli kitaplığı, bir önceki kuşağın iki yüzgeçli kitaplığına yakın bir yoğunlukta kalır. Gerçek yongaların ortalama yoğunluğu da bu değerlerle uyumludur: 11,8 milyar transistörlü ve yaklaşık 88 mm²'lik A14'ün ortalama yoğunluğu 134 MTr/mm²'dir.
Kuşağın yayımlanan ya da ölçülen temel boyutları
Kaynak
Temaslı kapı aralığı (nm)
En küçük metal aralığı (nm)
Yüzgeç aralığı (nm)
Yüksek yoğunluklu SRAM hücresi (µm²)
IRDS 2021 öngörüsü ("5")
51
30
28
açıklanmadı
TSMC N5
51
28
28
0,021
Samsung 5LPE (çok yüksek yoğunluklu kitaplık)
54
açıklanmadı
açıklanmadı
açıklanmadı
Intel 4
50
30
30
açıklanmadı
Çizelgedeki TSMC değerleri Angstronomics'in ölçümlerinden ve TSMC'nin IEDM bildirisinden, Samsung değeri WikiChip'ten, Intel değerleri Intel'in VLSI bildirisini aktaran AnandTech'ten alınmıştır. "Açıklanmadı" yazan hücreler, karşılaştırmaya elverecek yayımlanmış bir değer bulunamayan durumları gösterir.
Verim ve maliyet
Bir sürecin olgunluğu, birim alandaki kusur sayısıyla ölçülür. TSMC, Ağustos 2020'de N5'in kusur yoğunluğunun N7'nin geliştirme sürecinin aynı evresindekinden düşük olduğunu göstermiştir. AnandTech'in TSMC grafiğinden okuduğu değer santimetrekare başına 0,10 ile 0,11 kusur arasındaydı ve şirket, yüksek hacimli üretim hızlandıkça 0,10'un altına inilmesini bekliyordu. TSMC, 2019'daki IEDM bildirisinde de sürecin 256 megabitlik SRAM ve büyük bir mantık test yongasıyla tutarlı olarak yüksek verim verdiğini bildirmişti.
Kuşağın silisyum plaka maliyeti önceki kuşaklardan belirgin biçimde yüksektir. Georgetown Üniversitesi'ndeki Güvenlik ve Gelişmekte Olan Teknolojiler Merkezi'nin (CSET) 2020 tarihli modeline göre bir döküm üreticisinin 5 nm silisyum plaka için isteyebileceği satış fiyatı yaklaşık 16.988 ABD doları, 7 nm silisyum plaka için 9.346 dolar, 28 nm silisyum plaka için ise 2.891 dolardı. Aynı modelde bir silisyum plakanın işlenmesi için gereken yıllık sermaye yatırımı 5 nm'de 16.746 dolardı. Aynı sayıda transistör taşıyan bir yonga için silisyum plaka başına daha fazla yonga çıktığından, modeldeki yonga başına fiyat 7 nm'deki 233 dolara karşın 5 nm'de 238 dolarla hemen hemen aynı kalmıştır. CSET, o tarihte 5 nm süreçle üretim yapabilen yalnızca iki şirket bulunduğunu, bunların da TSMC ile Samsung olduğunu belirtmiştir.
2019 VLSI Teknoloji Sempozyumu'nda sunulan bir maliyet çözümlemesi, ileri düğümlerde çok desenli litografiye dayalı klasik boyut küçültmenin üretim maliyetini hızla yükselteceğini, tasarım düzeyindeki ölçekleme artırıcılarının ise bu artışı sınırlayabileceğini göstermiştir. Maliyet baskısı kuşağın ömrünü de uzatmıştır. 5 nm ailesi emekliye ayrılmamış, aksine maske sayısını azaltan N4P ve N4C gibi sürümlerle maliyete duyarlı ürünlere de açılmıştır. AnandTech, 3 nm ailesinin ilk sürümünün yüksek maliyetinin sorun olduğunu, bu yüzden daha ekonomik bir FinFET süreci arayan müşteriler için N4C'nin uzun ömürlü ve önemli bir süreç olabileceğini yazmıştır.
Kullanım
Kuşağın ilk yaygın ürünü olan Apple A14 yongasının çizimi
Kuşağın ilk yaygın ürünü Apple A14 olmuştur. Apple, 15 Eylül 2020'de tanıttığı yongayı "çığır açan 5 nanometre süreç teknolojisiyle" üretilmiş olarak duyurmuş ve 11,8 milyar transistör taşıdığını belirtmiştir. Aynı yıl duyurulan Apple M1 ise "5 nanometre süreçle üretilen ilk kişisel bilgisayar yongası" nitelemesiyle tanıtılmıştır. Apple, 2022'de tanıttığı Apple M2'yi "ikinci kuşak 5 nanometre teknolojisiyle" üretilmiş olarak tanımlamıştır.
Kuşağın ilk kişisel bilgisayar yongası Apple M1'in birimlerini gösteren şematik çizim. Blokların yeri ve büyüklüğü gerçek kırmık yerleşimini göstermez.
Kuşağın kullanımı iki uçta yoğunlaşır: yüksek hacimli mobil sistem yongaları ile yüksek başarımlı hesaplama ürünleri. AMD, 29 Ağustos 2022'de duyurduğu Ryzen 7000 işlemcilerini "dünyanın ilk 5 nm masaüstü bilgisayar işlemcileri" olarak tanıtmış; Zen 4 mimarisine dayanan ve en çok 16 çekirdek taşıyan bu işlemcilerin TSMC'nin başarım için iyileştirilmiş 5 nm süreciyle üretildiğini açıklamıştır. Nvidia'nın 80 milyar transistörlü H100 hızlandırıcısı ile GeForce RTX 40 grafik işlemcileri TSMC'nin şirket için özelleştirdiği 4N süreciyle, 208 milyar transistörlü Blackwell grafik işlemcileri ise yine özelleştirilmiş 4NP süreciyle üretilmiştir.
Kuşağın süreçleriyle üretilen başlıca ürünler (üreticilerin kendi duyurularına göre)
Kuşağın telefon yongaları arasında HiSilicon'un Kirin 9000'i, bütünleşik 5G modem taşıyan ilk 5 nm yonga olarak duyurulmuştur. Samsung'un Exynos 2100'ü ise şirketin 5 nm EUV süreciyle üretilmiş ve 7 nm'lik öncülüne göre yüzde 20'ye kadar daha düşük güç ya da yüzde 10 daha yüksek başarım sağlamıştır. MediaTek, Dimensity 9000'i TSMC'nin N4 süreciyle üretilen dünyanın ilk akıllı telefon yongası olarak tanıtmıştır.
Jeopolitik boyut
Kuşak, Çin'e yönelik ihracat denetimlerinin sınır çizgisinin çok ötesinde kalır. ABD Ticaret Bakanlığı'nın Sanayi ve Güvenlik Bürosu, 7 Ekim 2022'de yürürlüğe koyduğu kurallarla Çin'de 16 ya da 14 nm ve daha ileri düzlemsel olmayan (FinFET ya da GAAFET) mantık yongaları üreten tesislere gönderilecek ürünleri lisansa bağlamıştır. Çinli şirketlere ait tesislerin lisans başvurularının kural olarak reddedileceği, çok uluslu şirketlere ait tesislerde ise her başvurunun ayrı değerlendirileceği açıklanmıştır.
EUV araçları Çin'e bu kurallardan önce de satılamıyordu. CNBC'nin aktardığına göre ASML, yıllardır Hollanda hükûmetinin izni olmadan bu aracı Çin'e ihraç edememiş ve ülkeye tek bir EUV aracı bile göndermemiştir. Hollanda hükûmeti 2024'ün başında, ASML'nin NXT:2050i ve NXT:2100i daldırmalı DUV araçlarının Çin'e gönderilmesi için verdiği lisansı da kısmen iptal etmiştir. SMIC'in 5 nm'ye yaklaşan süreçlerini DUV ve çoklu desenlemeyle kurmak zorunda kalması, verimi ve üretim çevrim süresini olumsuz etkilemektedir; danışman Sam Wang, Huawei'nin yongaları için 5 nm sınıfı süreçte ulaşılabilecek silisyum plaka veriminin yüzde 15 ile 36 arasında olacağını tahmin etmiştir.
Kuşak, ABD'de kurulan ileri üretim kapasitesinin de başlangıç noktası olmuştur. TSMC, Arizona'nın Phoenix kentinde kurduğu ilk tesiste N4 süreciyle yüksek hacimli üretime 2024'ün son çeyreğinde başlamıştır. Şirket, Aralık 2022'de bu tesisin N4 ile 2024'te üretime başlayacağını açıkladığı törende, iki tesis için yaklaşık 40 milyar dolarlık yatırım yapacağını duyurmuştu. Intel ise Intel 4 ile İrlanda'da seri üretime geçerek EUV'yi Avrupa'da ilk kez yüksek hacimli üretimde kullanmıştır.
Çevresel etki
Kuşağın çevresel yükü, üretim adımlarının artan sayısı ve EUV araçlarının enerji tüketimiyle belirlenir. imec'in 2020'de IEDM'de sunduğu çözümlemeye göre bir EUV aracı, 193 nm'lik daldırmalı litografi aracından yaklaşık on kat fazla güç çeker; ama EUV aynı zamanda işlem adımlarının sayısını belirgin biçimde azalttığından toplam enerji ancak adımların tümü hesaba katılarak değerlendirilebilir. Aynı çözümleme, 28 nm'den 2 nm'ye uzanan kuşaklar boyunca silisyum plaka başına elektrik tüketiminin 3,46, ultra saf su tüketiminin 2,3, sera gazı salımının ise 2,5 katına çıktığını, bu artışın da kuşaktan kuşağa büyüyen süreç karmaşıklığından kaynaklandığını göstermiştir.
Kuşağın başlıca üretim tesisi olan Fab 18'de TSMC, geri kazanılmış su kullanımını artırmayı ve yenilenebilir enerjiye geçmeyi hedeflemiştir. Şirket, tesisin seri üretime başladığında enerjisinin yüzde 20'sini yenilenebilir kaynaklardan karşılayacağını, 2050'de ise yüzde 100 yenilenebilir enerji ve sıfır salım hedefine ulaşmayı amaçladığını açıklamıştır.
123456789Yeap, Geoffrey; Lin, S. S.; Chen, Y. M. (2019). 5nm CMOS Production Technology Platform featuring full-fledged EUV, and High Mobility Channel FinFETs with densest 0.021um2 SRAM cells for Mobile SoC and High Performance Computing Applications. 2019 IEEE International Electron Devices Meeting (IEDM). ss.36.7.1-36.7.4. doi:10.1109/IEDM19573.2019.8993577.
123Morris, Kevin (23 Temmuz 2020). "No More Nanometers" (İngilizce). EE Journal. 6 Ekim 2022 tarihinde kaynağından arşivlendi. Erişim tarihi: 28 Eylül 2026.
↑Wong, H.-S. Philip; Akarvardar, Kerem; Antoniadis, Dimitri (2020). "A Density Metric for Semiconductor Technology". Proceedings of the IEEE. 108 (4). ss.478-482. doi:10.1109/JPROC.2020.2981715.
↑Wu, Shien-Yang; Lin, C. Y.; Chiang, M. C. (2016). A 7nm CMOS platform technology featuring 4th generation FinFET transistors with a 0.027um2 high density 6-T SRAM cell for mobile SoC applications. 2016 IEEE International Electron Devices Meeting (IEDM). ss.2.6.1-2.6.4. doi:10.1109/IEDM.2016.7838333.
12Chang, Jonathan; Chen, Yen-Huei; Chan, Gary (2020). A 5nm 135Mb SRAM in EUV and High-Mobility-Channel FinFET Technology with Metal Coupling and Charge-Sharing Write-Assist Circuitry Schemes for High-Density and Low-VMIN Applications. 2020 IEEE International Solid-State Circuits Conference (ISSCC). ss.238-240. doi:10.1109/isscc19947.2020.9062967.
↑Liu, J. C.; Mukhopadhyay, S.; Kundu, Amit (2020). A Reliability Enhanced 5nm CMOS Technology Featuring 5th Generation FinFET with Fully-Developed EUV and High Mobility Channel for Mobile SoC and High Performance Computing Applications. 2020 IEEE International Electron Devices Meeting (IEDM). ss.9.2.1-9.2.4. doi:10.1109/iedm13553.2020.9372009.
12345LaPedus, Mark (27 Haziran 2025). "Can China Make 5nm Chips?" (İngilizce). Semiecosystem. 14 Eylül 2026 tarihinde kaynağından arşivlendi. Erişim tarihi: 28 Eylül 2026.
12Yen, Anthony; Meiling, Hans; Benschop, Jos (2018). EUV Lithography at Threshold of High-Volume Manufacturing. 2018 IEEE International Electron Devices Meeting (IEDM). ss.11.6.1-11.6.4. doi:10.1109/iedm.2018.8614502.
12Jamil, M.; Mukhopadhay, S.; Ghoneim, M. (2023). Reliability Studies on Advanced FinFET Transistors of the Intel 4 CMOS Technology. 2023 IEEE International Reliability Physics Symposium (IRPS). ss.1-5. doi:10.1109/irps48203.2023.10117992.
↑Mallik, A.; Ryckaert, J.; Kim, R.-H. (2019). Economics of semiconductor scaling: a cost analysis for advanced technology nodes. 2019 Symposium on VLSI Technology. ss.T202-T203. doi:10.23919/vlsit.2019.8776521.
12"Apple unleashes M1" (İngilizce). Apple. 10 Kasım 2020. 9 Haziran 2026 tarihinde kaynağından arşivlendi. Erişim tarihi: 28 Eylül 2026.
