DDR4 SDRAM

Standartlaşma

JEDEC, 22 Ağustos 2011'de yaklaşan standardın temel özelliklerini duyurdu ve yayımın 2012 ortasında olacağını öngördü. Duyuruda DDR4'ün sunucular, dizüstü ve masaüstü bilgisayarlar ile tüketici ürünleri için tasarlandığı, hızının, geriliminin ve mimarisinin de geçişi kolaylaştıracak biçimde belirlendiği yazıyordu. JEDEC'in önerdiği gerilim yol haritasında G/Ç gerilimi VDDQ 1,2 V'ta sabit tutulacak, çekirdek gerilimi VDD ise ileride düşürülebilecekti. JEDEC'e göre G/Ç gerilimi sabit tutulursa arayüz, teknoloji geliştikçe eskimeyecekti. Aynı duyuruda veri hızının zaman içinde 1,6 GT/s'den 3,2 GT/s'lik ilk üst hedefe çıkacağı belirtildi. DDR3 kendisi için beklenen 1,6 GT/s'lik tepe hızını aştığından DDR4'e de ileride daha yüksek hızlar eklenebilecekti. Planlanan özellikler arasında x4, x8 ve x16 olmak üzere üç veri genişliği, 1,2 V'luk yeni POD12 arayüzü, saat ve veri örnekleme sinyallerinde birbirinin tersi iki hatla iletim, 8 sözcüklük ardışık aktarım ve bunun 4 sözcüğe kırpılabilmesi, veri maskeleme, veri yolu tersleme, veri yolu için döngüsel artıklık denetimi, komut ve adres yolu için eşlik ve DLL'nin kapatılabildiği bir kip vardı. JEDEC'in DRAM bellekleri alt komitesi JC-42.3'ün başkanı Joe Macri, standardın bellek, sistem, bileşen ve modül üreticilerinin birlikte çalışmasıyla son biçimini aldığını söyledi.

Standart, JESD79-4 adıyla 25 Eylül 2012'de yayımlandı ve JEDEC'in sitesinden ücretsiz indirilmeye sunuldu. JEDEC, standardın anlaşılması ve erken benimsenmesi için 30-31 Ekim 2012'de Santa Clara'da iki günlük bir DDR4 teknik çalıştayı düzenledi. Yayım duyurusunda veri hızının 1,6 GT/s'den başlayıp 3,2 GT/s'lik ilk üst hedefe uzandığı yinelendi; öteki özellikler olarak da veri hatlarında sözde açık savaklı arayüz, 2.667 MT/s ve üstü için gear-down kipi, banka grubu mimarisi, yonga içinde üretilen VrefDQ başvuru gerilimi ve geliştirilmiş eğitim kipleri sayıldı. JEDEC, DDR4'ün kuşak boyunca yığılı bellek aygıtlarının önem kazanabileceği düşünülerek tasarlandığını ve sekiz bellek aygıtına kadar varan yığınların sisteme tek bir sinyal yükü gibi görüneceğini de yazdı. JC-42 komitesinin başkanı Desi Rhoden, bu ilk yayımın standardı erkenden benimseyecek şirketlere gereken bilgiyi verdiğini, zamanında bitirilemeyen konuların sonraki yayımlarda ele alınacağını söyledi. JEDEC'in 2010'ları anlatan tarihçe sayfası da JESD79-4'ün yayımını o on yılın önemli olayları arasında sayar.

Standart sonraki yıllarda güncellendi. Temmuz 2021 tarihli JESD79-4D sürümü, DDR4'ün özelliklerini, işlevlerini, AC ve DC karakteristiklerini, paketlerini ve bacak atamalarını tanımlar ve 2 Gb ile 16 Gb arasındaki x4, x8 ve x16 yongaların karşılaması gereken asgari koşulları verir. JEDEC'e göre bu belge DDR3 standardına (JESD79-3) ve DDR ile DDR2 standartlarının bazı yönlerine dayanır. Yığılı yongalar için ayrı bir ek yayımlandı. Şubat 2021 tarihli JESD79-4-1B, JESD79-4'e dayanan üç boyutlu yığılı (3DS) DDR4 yongalarını tanımlar ve 8 Gb ile 128 Gb arasındaki x4 ve x8 aygıtları kapsar.

İlk yongalar ve modüller

Üreticiler standart kesinleşmeden önce örnek ürünler göstermeye başladı. Samsung, Temmuz 2012'deki açıklamasında 30 nm sınıfı süreçle üretilen ilk 2 GB'lık DDR4 modülünü Aralık 2010'da tanıttığını hatırlattı. Şirket aynı açıklamada 8 GB ve 16 GB'lık yazmaçlı DDR4 modüllerini (RDIMM) Haziran 2012'de müşterilere ve işlemci ile denetleyici üreticilerine örnek olarak göndermeye başladığını, bu modüllerin kurumsal sunucular için tasarlandığını duyurdu. Samsung'a göre DDR4'ün hızı bir yıl içinde DDR3 modüllerinin o günkü 1.600 Mb/s hızının iki katına ulaşacaktı; 1,2 V ile çalışan DDR4 modülleri de 1,35 V ile çalışan DDR3 modüllerine göre yaklaşık yüzde 40 daha az güç tüketecekti. Şirket JEDEC'teki standartlaştırmanın Ağustos'ta tamamlanmasını beklediğini ve seri üretime 2013'te geçmeyi planladığını belirtti.

Samsung, 30 Ağustos 2013'te 20 nm sınıfı süreçle üretilen 4 Gb'lik DDR4 yongalarının seri üretimine geçtiğini duyurdu. Şirkete göre bu yongalar 16 GB ve 32 GB'lık modüllerin önünü açıyordu; o dönemde 30 nm sınıfı süreçle üretilen 8 GB'lık modüller yaygındı. Yongaların veri aktarım hızı 2.667 Mb/s idi ve Samsung bunun 20 nm sınıfı DDR3'e göre 1,25 kat daha hızlı olduğunu, güç tüketimini de yüzde 30'dan fazla azalttığını belirtti. Açıklamaya göre şirket 50 nm sınıfı 2 Gb DDR3'ü 2008'de tanıtmıştı ve büyük veri merkezlerinin DDR4'e geçişi için koşullar beş yıl içinde oluşmuştu. İki açıklamadaki güç oranları farklı ürünlerle karşılaştırılarak verilmiştir; 2012'deki oran 1,35 V'luk DDR3 modüllerine, 2013'teki oran ise 20 nm sınıfı DDR3'e göredir.

Yoğunluğu artırmanın bir yolu, birden çok kırmığı tek bir pakette üst üste yığmaktı. Samsung, 27 Ağustos 2014'te silisyumdan geçen bağlantı delikleriyle (İngilizce: through-silicon via, TSV) üç boyutlu olarak paketlenen 64 GB'lık yazmaçlı DDR4 modüllerinin seri üretimine başladığını duyurdu ve bunları sektörün ilk TSV tabanlı DDR4 modülleri olarak tanıttı. Modülde 36 DDR4 yongası vardır ve her yonga dört adet 4 Gb'lik DDR4 kırmığından oluşur. Şirketin anlatımına göre kırmıklar onlarca mikrometre kalınlığa dek inceltilir, üzerlerinde yüzlerce ince delik açılır ve kırmıklar bu deliklerden geçen elektrotlarla dikey olarak birbirine bağlanır. Samsung'a göre yeni modül, tel bağlamayla (İngilizce: wire bonding) paketlenen 64 GB'lık bir modülden iki kat hızlı çalışırken yaklaşık yarısı kadar güç tüketiyordu. Şirket ileride dörtten fazla DDR4 kırmığını yığabileceğini öngördü ve sunucu pazarında DDR3'ten DDR4'e geçişin hızlanacağını belirtti. Aynı açıklamada Samsung'un TSV teknolojisini 2010'da 40 nm sınıfı 8 GB'lık ve 2011'de 30 nm sınıfı 32 GB'lık RDIMM'lerde denediği anılır.

Pazara giriş

Intel'in Ağustos 2014 tarihli belgesine göre LGA2011-v3 yuvasına takılan Core i7-5960X Extreme Edition ile i7-59xx ve i7-58xx serisi işlemcilerin tümleşik bellek denetleyicisi dört DDR4 kanalını yönetir.^{:1, 9} Bir süre iki kuşak aynı işlemcilerde yan yana desteklendi. Intel'in Ağustos 2015'te ilk sürümü çıkan 6. kuşak masaüstü işlemci belgesine göre bu işlemcilerin bellek denetleyicisi hem DDR3L hem DDR4 protokolünü destekler.^{:9, 19} AMD ise 5 Eylül 2016'da 7. kuşak A serisi masaüstü işlemcileriyle gelen ilk sistemlerin satışa çıktığını ve bunların DDR4 belleği destekleyen yeni AM4 platformunu kullandığını duyurdu.

DDR5'e geçiş

JEDEC, DDR5 standardını 14 Temmuz 2020'de JESD79-5 adıyla yayımladı. Duyuruya göre DDR5'in 4,8 Gb/s hızla piyasaya çıkması bekleniyordu ve bu hız, DDR4'ün kuşağın sonunda ulaştığı 3,2 Gb/s hızdan yüzde 50 yüksekti. Yeni kuşak, yüksek hızlarda kanal verimini korumak için ardışık aktarım uzunluğunu 16'ya, banka sayısını da DDR4'teki 16'dan 32'ye çıkardı; DDR4'te 1,2 V olan VDD 1,1 V'a indi. Micron'un 2019 tarihli teknik raporuna göre DDR5'te banka grubu sayısı DDR4'e göre ikiye katlanırken grup başına banka sayısı aynı kaldı, önceden getirme de 8n'den 16n'ye çıktı.^:4-5 AMD, Mayıs 2022'de tanıttığı AM5 yuvasının çift kanallı DDR5 belleği desteklediğini açıkladı. Intel'in hız aşırtma profilleri de kuşaklara göre ayrıldı. Intel'e göre XMP 3.0 yalnız DDR5 modülleri içindir, DDR4 modüllerinde XMP 2.0 kullanılır.

8n önceden getirme

DDR4, DDR3'teki gibi 8n önceden getirmeli (İngilizce: prefetch) bir mimaridir. Micron'un veri sayfasına göre bu mimari, G/Ç bacaklarında her saat çevriminde iki veri sözcüğü aktaran bir arayüzle birleşir. Tek bir okuma ya da yazma işlemi, iç DRAM çekirdeğinde 8n bit genişliğinde ve dört saat çevrimi süren tek bir aktarıma, G/Ç bacaklarında ise her biri yarım saat çevrimi süren n bit genişliğinde sekiz aktarıma karşılık gelir.^{:19, 34} Burada n, yonganın veri genişliğidir. Böylece iç dizi, dış bacaklarda sekiz aktarımın sürdüğü dört saat çevriminde yalnız bir erişim yapar. Okuma ve yazma erişimleri ardışık aktarımlar (İngilizce: burst) hâlinde yapılır. Erişim seçilen bir konumdan başlar ve programlanan sırayla sekiz sözcük boyunca ya da dört sözcüğe kırpılmış biçimde sürer. Önceden getirme 8n'de kaldığı için ardışık aktarım uzunluğu da 8 olarak kaldı; dört sözcüklük aktarım gereken yerlerde ardışık aktarım kırpma (İngilizce: burst chop, BC4) kullanılır.^:34

DDR5'te önceden getirme 16n'ye çıkarıldı; Micron'a göre bu değişiklikle veri hızı artarken iç çekirdeğin saat aralığı DDR4'tekine yakın kalır.^:5

Banka grupları

DDR4'ün başlıca mimari yeniliği banka gruplarıdır (İngilizce: bank group). JEDEC'e göre DDR4, iki ya da dört banka grubu seçilebilen 8n önceden getirmeli bir mimaridir. Bu tasarım her banka grubunda ayrı bir etkinleştirme, okuma, yazma ya da yenileme işleminin aynı anda sürmesine izin verir. JEDEC, düzenin özellikle belleğe küçük parçalar hâlinde erişilirken genel bellek verimini ve bant genişliğini artıracağını belirtir.

Micron'un 4 Gb'lik yongasında x4 ve x8 düzenlerde her biri dört bankalı dört grup ve toplam 16 banka, x16 düzende ise her biri dört bankalı iki grup ve toplam 8 banka vardır.^:1 Banka grubu BG[1:0] (x16'da yalnız BG0), grubun içindeki banka ise BA[1:0] adres bacaklarıyla seçilir. Veri sayfasının blok çiziminde her grubun kendi bankaları, algılama yükselteçleri ve yerel G/Ç devreleri vardır; dört grup ortak bir komut-adres yazmacını ve ortak veri G/Ç devrelerini paylaşır. Farklı gruplardaki bankalara yapılan erişimler arasında, aynı gruptaki bankalara yapılan erişimlerden daha kısa bir bekleme yeterlidir. Ardışık iki sütun komutu farklı banka gruplarına gidiyorsa aralarında kısa sütun komutu aralığı tCCD_S (İngilizce: short), aynı gruba gidiyorsa uzun aralık tCCD_L (İngilizce: long) beklenir.^:186-187 Satır etkinleştirmeleri için de aynı ayrım vardır. Farklı gruplardaki bankalara art arda verilen iki etkinleştirme komutu arasında tRRD_S, aynı gruptaki iki bankaya verilenler arasında tRRD_L beklenir. Bunlara ek olarak en çok dört etkinleştirmeye izin verilen süre (tFAW), art arda gelen etkinleştirmeleri bütün gruplarda sınırlar; bir grupta en çok dört banka olduğundan aynı gruba tRRD_L aralığıyla verilen beşinci etkinleştirme zaten tRC ile sınırlanır.^:139-140

Micron'un örnek çizelgesinde tCCD_S bütün hızlarda 4 saat çevrimidir, tCCD_L ise DDR4-1600'de 4 çevrimle 6,25 ns'den, DDR4-2400'de 4 çevrimle 5 ns'den hangisi büyükse odur.^:186 Bellek denetleyicisi tCCD_L değerini kip yazmacı MR6'ya yazar; veri sayfasındaki kodlamada değer 1.333 Mb/s ve altı için 4, 2.667-3.200 Mb/s aralığı için 8 saat çevrimidir. Micron, JEDEC'in 5 çevrim ile belirli bir nanosaniye değerinin büyüğünü öngördüğünü, kendi yongalarının ise 4 çevrim ile o değerin büyüğünü desteklediğini yazar.^:64-65

Düzenler ve yoğunluklar

DDR4 yongaları x4, x8 ve x16 olmak üzere üç veri genişliğinde üretilir. JESD79-4D, 2 Gb ile 16 Gb arasındaki yoğunlukları kapsar. Micron'un 4 Gb'lik yongası 1 Gi × 4, 512 Mi × 8 ve 256 Mi × 16 düzenlerinde üretilir. Bu yongada x4 düzende 64 Ki satır (A[15:0]), x8 ve x16 düzenlerde 32 Ki satır (A[14:0]) vardır ve üç düzende de satır başına 1 Ki sütun (A[9:0]) adreslenir. Bir bankadaki sayfanın (satırın) büyüklüğü, sütun adres biti sayısının belirlediği sütun sayısı ile veri genişliğinin çarpımının sekize bölünmesiyle hesaplanır; x8 yongada 1 KB, x16 yongada 2 KB'tır, x4 yongada ise kırmık sürümüne göre 512 B ya da 1 KB'tır.^:1-2 Etkinleştirme komutunda satır adresi A[17:0] bacaklarıyla verilir.^:34 Micron'un kip yazmacı çizelgelerinde A17'nin 4 Gb ve 8 Gb yongalarda kullanılmadığı belirtilir; en yüksek adres biti daha yoğun yongalar içindir.^:43 Yığılı 3DS yongalarda yoğunluk 128 Gb'e dek çıkar.

Komut kodlaması

DDR4 komutları, saatin yükselen kenarında CS_n, ACT_n, RAS_n/A16, CAS_n/A15, WE_n/A14 ve CKE bacaklarının durumuyla belirlenir. DDR4 belgelerinde etkin düzeyi alçak olan sinyaller eski "#" imi yerine "_n" sonekiyle, birbirinin tersi iki hattan oluşan sinyal çiftlerinin iki ucu da "_t" ve "_c" sonekleriyle yazılır; CK_t ve CK_c saat çiftini, DQS_t ve DQS_c veri örnekleme sinyali çiftini oluşturur.^{:19, 68}

Önceki kuşaklardan farklı olarak DDR4'te ayrı bir ACT_n bacağı vardır. ACT_n ve CS_n alçak düzeydeyken komut ACTIVATE'tir ve RAS_n/A16, CAS_n/A15 ile WE_n/A14 bacakları satır adresinin üst bitleri olarak okunur. ACT_n yüksekken aynı üç bacak eski RAS_n, CAS_n ve WE_n komut sinyalleri olarak işler.^:25 Böylece etkinleştirme komutu, öteki komutlarda komut bacağı olarak kullanılan üç bacağı satır adresi için de kullanır. Okuma ve yazma komutunda verilen adres bitleri ise ardışık aktarımın başlayacağı sütunu seçer; A10 aktarım bitince satırın kendiliğinden kapatılıp kapatılmayacağını, A12 de kip yazmacında izin verilmişse aktarımın sekiz sözcük mü yoksa kırpılmış dört sözcük mü olacağını belirler.^:34

Micron'un komut doğruluk çizelgesi MRS (kip yazmacına yazma), REF (yenileme), öz yenilemeye giriş ve çıkış, tek bir bankada ya da bütün bankalarda açık satırı kapatan PRE ve PREA, ACT, sabit ya da anında seçilen uzunlukta ve aktarımdan sonra satırı kendiliğinden kapatan ya da açık bırakan WR ve RD türleri, NOP, DES (yonga seçilmemiş), güç düşürme kipine giriş ve çıkış ile uzun ve kısa ZQ ayarı komutlarını (ZQCL, ZQCS) sıralar.^:67 PRECHARGE komutu açık satırı kapatıp bit hatlarını bir sonraki satır etkinleştirmesine hazırlar; aynı bankada başka bir satır açılmadan önce bu komutun verilmesi gerekir.^:139 DDR4'te boş komut olarak NOP değil DES kullanılır. NOP'a yalnızca en düşük güç kipinden çıkarken ve gear-down kipine girerken izin verilir.^{:19, 34}

Kip yazmaçları

DDR4'te programlanabilir işlev, kip ve özellikler yedi kip yazmacında (MR0-MR6) tutulur ve bu yazmaçlara MRS (İngilizce: mode register set) komutuyla yazılır. Yazmaçların açılıştaki değerleri tanımlı olmadığından, güç verildikten ya da yonga sıfırlandıktan sonra hepsi baştan yazılmalıdır. Bir yazmacın yalnız bazı alanları değiştirilmek istense bile o yazmacın bütün adres alanları MRS komutunda yeniden verilir. MRS ve DLL sıfırlama komutları bellek dizisinin içeriğine dokunmaz. Art arda iki MRS komutu arasında en az tMRD, bir MRS komutu ile kip yazmacına yazmayan bir komut arasında en az tMOD beklenir; gear-down, yongaları tek tek ayarlama, en düşük güç kipi, komut-adres gecikmesi, eşlik gecikmesi ve VrefDQ eğitimi gibi ayarların kendi kuralları vardır.^:40-41 Hangi kip yazmacına yazılacağını MRS komutu sırasında BG0, BA1 ve BA0 bacakları seçer, yazmacın içeriği ise A0-A13 ve A17 bacaklarıyla verilir.^:43

Çok amaçlı yazmaç

DDR4 yongası, özel verileri okumak ve yazmak için bir çok amaçlı yazmaç (İngilizce: multipurpose register, MPR) taşır. Micron'a göre MPR dört mantıksal sayfadan oluşur ve her sayfada sekiz bitlik dört yazmaç vardır. Sayfaların biri eğitim için kullanılan veri örüntülerini, biri hata kaydını, biri kip yazmacı içeriklerini tutar; dördüncü sayfa yalnızca üreticinin kullanımı içindir. İlk sayfa seri, koşut ve kademeli (İngilizce: staggered) olmak üzere üç biçimde okunabilir, öteki sayfalar yalnız seri biçimde okunur. MPR erişim kipi MR3 üzerinden açılır ve bu kipte yalnız MRS, okuma, yazma, DES, yenileme ve sıfırlama komutlarına izin verilir; güç düşürme ve öz yenileme yasaktır.^:88 Sıcaklık algılayıcısı durumu kipi açıldığında yonga, MPR'nin ikinci sayfasındaki sıcaklık durumu bitlerini günceller; Micron'a göre okunan durum 32 ms'den eski olmamalıdır.^:56 Satır darbelemeyle ilgili en çok etkinleştirme sayısı bilgisi de üreticiye ayrılmış dördüncü sayfada saklanır.^:139

Gecikmeler

CAS gecikmesi (İngilizce: CAS latency, CL), iç okuma komutu ile ilk çıkış verisinin hazır olması arasındaki saat çevrimi sayısıdır ve DDR4 yarım çevrimlik gecikmeleri desteklemez. Toplam okuma gecikmesi RL, ek gecikme (İngilizce: additive latency, AL) ile CAS gecikmesinin toplamıdır, RL = AL + CL.^:46 Ek gecikme sayesinde okuma ya da yazma komutu etkinleştirme komutundan hemen sonra verilip yonganın içinde bekletilebilir; böylece komut ve veri yolları verimli kullanılır. Ek gecikme MR1'de sıfır, CL-1 ya da CL-2 olarak seçilir.^:48-49 Yazma tarafındaki karşılığı olan yazmada CAS gecikmesi (CWL), iç yazma komutu ile ilk giriş verisi arasındaki süredir. Toplam yazma gecikmesi WL = AL + PL + CWL biçiminde hesaplanır; buradaki PL, komut-adres eşliği açıkken eklenen eşlik gecikmesidir.^:53 DDR4'ün güç tasarrufu için getirdiği komut-adres gecikmesi (İngilizce: command address latency, CAL), CS_n'nin alçak düzeyde alınması ile ona karşılık gelen komut ve adresin alınması arasındaki saat çevrimi sayısıdır. CAL sayesinde komut ve adres alıcıları komut gelmeden önce açılabilir; komut alındıktan sonra CS_n yeniden yüksek düzeye geçerse bu alıcılar kapatılabilir.^:81

Micron, hız sınıflarını tRCD-tRP-CL hedef üçlüsüyle verir. Burada tRCD satır etkinleştirme ile okuma ya da yazma komutu arasındaki en kısa süre, tRP ise bir bankada satır kapatma komutundan sonra aynı bankada yeni bir satır açılabilmesi için geçmesi gereken süredir. Micron'un 4 Gb'lik DDR4 yongasında DDR4-3200 hız sınıfı 22-22-22 hedefiyle verilir ve üç değer de 13,75 ns'ye karşılık gelir; DDR4-1866 sınıfının 13-13-13 üçlüsü ise 13,92 ns eder.^:2 Saat çevrimi olarak gecikme hız arttıkça büyür ama nanosaniye olarak hemen hemen aynı kalır. Okuma yönünde veri yolu tersleme açıkken gecikme uzar; Micron'un çizelgelerinde DDR4-1600'de 2, DDR4-3200'de 4 saat çevrimi eklenir.^{:331, 338}

Hız sınıfları

JEDEC'in yayım duyurusu bacak başına veri hızını 1,6 GT/s'den 3,2 GT/s'ye uzanan bir aralıkta verir. JEDEC'in modül kayıtlarında DDR4 için PC4-1600, PC4-1866, PC4-2133, PC4-2400, PC4-2666 ve PC4-3200 sınıfları listelenir. Adlandırma DDR3'tekinden farklıdır. Intel'in 6. kuşak masaüstü işlemci belgesinde DDR3L'nin 1.333 ve 1.600 MT/s hızları PC3-10600 ve PC3-12800 adlarıyla, DDR4'ün 1.866 ve 2.133 MT/s hızları ise PC4-1866 ve PC4-2133 adlarıyla anılır; DDR4 modül adındaki sayı doğrudan veri hızını verir.^:19

Micron'un veri sayfası her hız sınıfı için üç ayrı zamanlama seçeneği tanımlar. Çizelgeler her zamanlama seçeneği için tAA, tRCD, tRP, tRAS ve tRC sınırlarını verir; tAA, iç okuma komutundan ilk veriye geçen süredir. Çizelgede her hız sınıfının en kısa saat çevrimi ve zamanlama seçeneklerinin üçlüleri görülmektedir.

Veri sayfasında satışa sunulan zamanlama seçenekleri 1.866 MT/s'den başlar ve her sınıf kendinden yavaş sınıflarla geriye uyumludur. Örneğin DDR4-3200'ün 22-22-22 zamanlama seçeneğindeki yonga, 1.600 MT/s'de CL 11, 1.866 MT/s'de CL 13, 2.133 MT/s'de CL 15, 2.400 MT/s'de CL 17, 2.666 MT/s'de CL 19 ve 2.933 MT/s'de CL 20 ya da 21 ile de çalışabilir.^:1-2 Hız sınıfı çizelgeleri yalnız DLL açık ve gear-down kipi kapalıyken geçerlidir. Programlanan CWL değeri CL'den büyük olamaz; yazmada iki çevrimlik preamble kullanılıyorsa CWL, o saat aralığında desteklenen en küçük değerden en az bir çevrim büyük seçilmelidir.^:331

Banka grubu zamanlamaları

Banka gruplarının getirdiği kısa ve uzun aralıklar, hız sınıfına ve satır büyüklüğüne göre değişir. Micron'un örnek çizelgesi bu değerleri üç hız sınıfı için verir. Çizelgedeki her değer, saat çevrimi sayısı ile nanosaniye değerinden hangisi büyükse odur. Micron, değerlerin yalnızca örnek olduğunu ve kesin değerler için zamanlama çizelgelerine bakılması gerektiğini belirtir.^:186-187

tWTR_S ve tWTR_L, yazmadan okumaya geçerken farklı ya da aynı banka grubunda beklenmesi gereken süreleri verir.^:187 Satır büyüklüğü arttıkça etkinleştirmeler arası süreler de uzar; 2 KB'lık satırlı x16 yongalarda tRRD değerleri 1 KB'lık satırlı yongalardakinden büyüktür.

Gear-down kipi

DDR4, 2.667 MT/s ve üstü hızlar için gear-down adlı bir kip tanımlar. Micron'a göre yonga açılışta yarım hızlı (1N) saat kipindedir; gear-down kipinde ise CS_n, CKE ve ODT denetim hatları dörtte bir hızlı (2N) kipte çalıştırılır. Bu kip yalnız DDR4-2666 ve daha hızlı sınıflarda desteklenir. Kipe ancak başlatma sırasında ya da öz yenilemeden çıkarken girilebilir ve kipten yalnız öz yenilemeden çıkarken çıkılabilir. Denetleyici kipe geçmek için kurulum ve tutma süreleri uzatılarak verilen düşük sıklıklı bir MRS komutu, ardından da doğru saat kenarını hizalayan bir eş zamanlama sinyali (İngilizce: sync pulse) gönderir. Komut-adres gecikmesi ve komut-adres eşliği kipe girmeden önce kapatılmalı, ancak belirli süreler dolduktan sonra yeniden açılmalıdır.^:101 MR0'daki bazı tek sayılı CAS gecikmesi değerlerine gear-down kipi açıkken izin verilmez.^:44

Besleme gerilimleri

DDR4 yongasının çekirdek beslemesi VDD ile G/Ç beslemesi VDDQ, 1,2 V ± 60 mV'tur. Yonganın ayrıca 2,5 V'luk ikinci bir besleme girişi vardır; Micron VPP adlı bu girişi DRAM'in etkinleştirme beslemesi olarak tanımlar ve izin verilen aralığı -125 mV ile +250 mV olarak verir.^{:1, 27} Micron'un 2019 tarihli raporundaki karşılaştırma çizelgesinde DDR4'ün VDD/VDDQ/VPP değerleri 1,2/1,2/2,5 V, DDR5'inki 1,1/1,1/1,8 V olarak verilir.^:5 Komut, denetim ve adres bacakları için başvuru gerilimi VREFCA dışarıdan verilir; veri hatlarının başvuru gerilimi ise yonganın içinde üretilir.^{:1, 27}

POD12 ve sonlandırma

DDR4'ün veri hatları, JEDEC'in 1,2 V'luk yeni POD12 arayüz standardını kullanır. Micron bu arayüzü 1,2 V'luk sözde açık savaklı (İngilizce: pseudo open drain) G/Ç olarak tanımlar.^:1 JEDEC'e göre DDR4'te önceki DDR kuşaklarından farklı bir sonlandırma düzeni benimsendi ve veri yolunun sonlandırması VDDQ'ya kaydırıldı. JEDEC'in gerekçesi, ileride VDD düşürülse bile VDDQ'nun kararlı kalacağıydı. Micron'un yongada sonlandırmayı gösteren çiziminde de sonlandırma direnci, bir anahtar üzerinden veri bacağı ile VDDQ arasına bağlanır.^:252 Saat ve veri örnekleme sinyalleri ise birbirinin tersi iki hatla iletilir.

Yongada sonlandırma

Yongada sonlandırma (İngilizce: on-die termination, ODT), denetleyicinin her DRAM yongasındaki veri, DQS ve veri maskeleme hatlarının sonlandırma direncini ayrı ayrı değiştirebilmesini sağlar ve böylece bellek kanalında sinyal bütünlüğünü iyileştirir.^:252 DDR4'te üç sonlandırma değeri vardır. Olağan değer RTT(NOM) MR1'de, yazma sırasında kullanılan RTT(WR) MR2'de, ODT bacağı alçak düzeydeyken geçerli olan park değeri RTT(PARK) ise MR5'te programlanır.^:49 JEDEC'in 2011 duyurusuna göre ODT protokolündeki iyileştirmeler ve yeni park kipi sayesinde ODT bacağı sürülmeden de olağan sonlandırma ve devingen yazma sonlandırması kullanılabilir. RTT(NOM) için 240 Ω'luk dış ZQ direncinin 1/1 ile 1/7'si arasında seçilen 240, 120, 80, 60, 48, 40 ve 34 Ω değerleri tanımlıdır.^:48 Devingen ODT açıkken yazma komutu alındığında sonlandırma belirli bir gecikmeden sonra RTT(WR) değerine geçer ve aktarım bitince eski değerine döner; bu özellik DLL kapalı kipte desteklenmez.^:257 ODT öz yenileme kipinde kapalıdır.^:252

Çıkış sürücülerinin ve sonlandırma dirençlerinin değerleri üretim, gerilim ve sıcaklıkla değişir. DDR4 yongasının ZQ bacağı 240 Ω'luk dış bir dirence bağlanır ve ZQ ayarı bu direnci başvuru alır.^:27 Uzun ayar komutu ZQCL açılıştaki ilk ayar için, kısa ayar komutu ZQCS ise gerilim ve sıcaklık değişimlerini izleyen dönemsel ayarlar için kullanılır. Micron'a göre tek bir ZQCS komutu, duyarlılıkların en kötü olduğu varsayılsa bile bütün hız sınıflarında 64 saat çevrimi içinde en az %0,5'lik empedans hatasını düzeltebilir.^:250

Başvuru gerilimi ve eğitim

DDR4'te veri alıcılarının başvuru gerilimi VrefDQ yonganın içinde üretilir. Micron'a göre VrefDQ'nun açılışta tanımlı bir değeri yoktur ve en uygun değeri bulmak bellek denetleyicisinin işidir. Denetleyici bunun için MR6'daki VrefDQ ayar kipini açar, iki aralıktan birini seçer ve değeri adım adım artırıp azaltır; bu sırada yaptığı bir dizi yazma ve okumayla veri gözünü en iyi duruma getirmeye çalışır. Birinci aralık VDDQ'nun %60'ı ile %92,5'i, ikinci aralık %45'i ile %77,5'i arasındadır.^:118 Micron'a göre birinci aralık modüllü tasarımlar, ikinci aralık ise noktadan noktaya tasarımlar için düşünülmüştür.^:65

Bir takımdaki (İngilizce: rank) yongalar aynı komut ve adres sinyallerini paylaştığı için hepsine aynı anda aynı MRS komutu gider.^:56 DDR4'ün yongaları tek tek ayarlama (İngilizce: per-DRAM addressability, PDA) kipi bu sorunu çözer ve bir takımdaki her yongaya ayrı ODT ya da VrefDQ değeri yazılabilmesini sağlar. Bu kipte her MRS komutunun yongada uygulanıp uygulanmayacağını DQ0 hattı belirler. Yonga DQ0'ı alçak düzeyde görürse komutu uygular, yüksek düzeyde görürse yok sayar.^:115

Micron'a göre DDR4 yongası, sinyal bütünlüğü için komutlarda, adreslerde, denetim sinyallerinde ve saatlerde zincirleme (İngilizce: fly-by) yerleşimi kullanır. Bu yerleşim saplamaların sayısını ve uzunluğunu azaltır ama her yongada saat ile DQS arasında farklı bir uçuş süresi kayması doğurur; bu kaymayı gidermek için DDR4'te de yazma hizalaması (İngilizce: write leveling) vardır.^:50 Okuma yönünde de denetleyicinin DQS alıcılarını eğitmesi gerekir. DDR4'te okuma ve yazma öncesinde DQS'nin salınmaya başladığı süre (İngilizce: preamble) bir ya da iki saat çevrimi olarak seçilebilir. Micron'a göre iki seçenek de DDR3'tekinden farklıdır ve denetleyicinin okuma öncesi DQS eğitimiyle veri örnekleme sinyali alıcılarını ayarlamasını gerektirebilir.^:59 Okuma öncesi DQS eğitimi (İngilizce: read preamble training) yalnız MPR erişim kipinde yapılır; eğitim açıldıktan sonra DQ hatları yüksek düzeyde tutulur, DQS hatları ise bir MPR okuması gelene dek sabit kalır ve CAS gecikmesi dolunca salınmaya başlar.^:183

Veri yolu tersleme ve veri maskeleme

Veri yolu tersleme (İngilizce: data bus inversion, DBI), verinin olduğu gibi mi yoksa terslenmiş olarak mı saklanacağını DRAM'e bildirir. JEDEC'e göre bu özellik güç tüketimini azaltmak ve veri sinyal bütünlüğünü iyileştirmek için tasarlandı. Micron'un açıklamasına göre DBI, veri bitlerini gerektiğinde tersleyerek her DQS kenarında DQ hatlarının yarısından azının alçak düzeye geçmesini sağlar.^:176 Yazma sırasında DBI_n bacağı bir bayt hattı için alçak düzeyde örneklenirse yonga gelen veriyi diziye yazmadan önce tersler, yüksek düzeyde örneklenirse veriyi olduğu gibi yazar. DBI yalnız x8 ve x16 yongalarda vardır ve veri maskeleme (DM) ile TDQS işlevleriyle aynı bacağı paylaşır. Yazma yönündeki DBI ile veri maskeleme aynı anda açılamaz; okuma yönündeki DBI ise veri maskelemeyle birlikte kullanılabilir.^{:166, 176}

Veri maskeleme (kısmi yazma) yalnız yazma işlemlerinde kullanılır ve x4 yongalarda yoktur.^:63 x8 yongalardaki ek sonlandırma bacağı TDQS ise bazı sistem düzenlerinde yararlı olabilecek ek sonlandırma direnci sağlar.^:50

Yazma CRC'si

DDR4, veri aktarımındaki hataları sezmek için veri yoluna yeni bir döngüsel artıklık denetimi (CRC) ekledi. JEDEC'e göre bu özellik özellikle yazma işlemlerinde ve hata düzeltme kodu taşımayan bellek uygulamalarında yararlıdır. CRC açıldığında yazma aktarımı sekiz bit süresinden (İngilizce: unit interval, UI) on bit süresine uzar ve eklenen iki bit süresi CRC bilgisini taşır.^:53 Denetleyici sağlama toplamını 72 bitlik bir CRC ağacıyla üretir. x4 yongada ağacın 32 giriş biti veriyle doldurulur ve kalan üst 40 bit 1 yapılır; x8 yongada 64 veri biti kullanılır, x16 yongada ise alt ve üst bayt için iki özdeş ağaç vardır. Yonga aldığı 72 bitlik kod sözcüğünden sağlama toplamını yeniden hesaplar, gelenle uyuşmazsa ALERT_n sinyaliyle hatayı bildirir. Veri maskeleme kapalıyken yonga CRC denetimini beklemeden veriyi diziye yazabilir; bozuk veri yazılmışsa denetleyici onun üzerine doğru veriyi yeniden yazar ve verinin tutarlılığından denetleyici sorumludur. CRC ile veri maskeleme birlikte açıksa yonga CRC'yi veriyi diziye göndermeden önce hesaplar ve hata sezerse yazma işlemini durdurup veriyi atar.^:165-166

DDR4'ün CRC çok terimlisi x⁸ + x² + x + 1 biçimindeki ATM-8 HEC'tir. Micron'a göre 72 veri biti için bu 8 bitlik CRC'nin birleşik mantık devresi, her biri altı kapı derinliğinde sekiz ağaca dağılmış 272 adet iki girişli dışlayan VEYA kapısıyla kurulabilir. Aynı çok terimli ve aynı devre GDDR5'te de kullanılır. Bu kod rastgele tek bitlik ve çift bitlik hataların hepsini sezer. Yazma CRC'si açıkken çok amaçlı yazmaca yazmaya ve yongaları tek tek ayarlamaya (PDA) izin verilmez.^:166

Komut-adres eşliği

DDR4 ayrıca komut ve adres yolu için eşlik denetimi getirdi. JEDEC bunu, bütün işlemlerde komut ve adres aktarımlarının bütünlüğünü doğrulamanın düşük maliyetli bir yolu olarak tanımlar. Denetleyici, komut ve adres sinyallerinden hesapladığı eşlik bitini PAR bacağından gönderir, yonga da aynı biti kendi içinde hesaplayıp karşılaştırır. Eşlik ACT_n, RAS_n/A16, CAS_n/A15, WE_n/A14 sinyallerini, banka ve banka grubu bitleri dahil adres yolunu ve 3DS yongalarda C[2:0] bacaklarını kapsar; CKE, ODT ve CS_n denetim sinyalleri kapsam dışındadır. Kullanılan düzen çift eşliktir, eşlik biti eklendiğinde 1 değerli bitlerin toplam sayısı çift olmalıdır. Eşlik açıkken her komut, programlanan eşlik gecikmesi kadar bekletildikten sonra yürütülür; yonga hatalı bir komut gördüğünde komutu yok sayar ve ALERT_n sinyalini etkinleştirir. Eşlik denetimi yalnız DLL açıkken desteklenir.^:107 Varsayılan kipte hata durum biti 1 olduğu sürece yeni eşlik denetimi yapılmaz; kalıcı hata kipinde ise denetim, hata biti 1 olarak kalsa da sürer.^:63

Paketleme sonrası onarım

DDR4 yongalarında bozuk bir satırın, yonga sisteme takıldıktan sonra yedek bir satırla değiştirilebilmesi için paketleme sonrası onarım (İngilizce: post package repair, PPR) vardır. Micron'a göre JEDEC iki tür PPR tanımlar. Geçici onarım sPPR geri alınabilir, başka bir sPPR ile yeniden atanabilir ya da hPPR ile kalıcı hâle getirilebilir. Kalıcı onarım hPPR ise geri alınamaz. Denetleyici bozuk satırın adresini onarım adımları sırasında yongaya verir. JEDEC banka grubu başına en az bir onarım satırı ister; böylece x4 ve x8 yongalarda en az dört, x16 yongalarda en az iki onarım satırı olur. Micron kendi 4 Gb ve 8 Gb yongalarında her bankada en az bir onarım satırı sağladığını, böylece x4 ve x8 yongalarda 16, x16 yongalarda 8 onarım satırı bulunduğunu yazar.^:130 Veri sayfasına göre sPPR sıfırlama ya da güç kesilmesiyle de geri alınır.^:59

Satır darbeleme ve hedefli satır yenileme

DRAM'de bir satırın kısa sürede defalarca etkinleştirilmesi, komşu satırlardaki hücrelerin içeriğini bozabilir. Kim ve arkadaşlarının 2014'te yayımladığı çalışmada, üç büyük üreticinin 129 DRAM modülünden 110'unda bu tür hatalar ortaya çıktı ve bir hatanın oluşması için bir satıra 139 bin kez erişmek yetebiliyordu. Çalışmada Intel ve AMD sistemleri üzerindeki gösterimde 2 GB'lık bir DDR3 modülü kullanıldı.^{:361, 363} TRRespass yazarlarına göre satır darbelemenin keşfinden sonra üreticiler, bir satırın dayanabileceği etkinleştirme sayısını modülün SPD yongasında saklamaya başladı.^:750 Micron'un veri sayfasına göre en çok etkinleştirme sayısı (İngilizce: maximum activate count, MAC), komşu satırların yenilenmesi gerekmeden önce tek bir satırın en çok etkinleştirme penceresi tMAW içinde dayanabileceği etkinleştirme sayısıdır. MAC değeri MPR'nin üçüncü sayfasında sınanmamış, 700 binden 200 bine uzanan belirli değerler ya da sınırsız olarak kodlanır. Micron, kendi DDR4 yongalarının arka planda kendiliğinden bir tür hedefli satır yenileme (İngilizce: target row refresh, TRR) yaptığını yazar. Yongalar ayrıca sınırsız kodunu bildirir; bu kod, zamanlama kurallarına uyulduğu sürece bir yenileme döneminde bir satıra verilebilecek etkinleştirme sayısında bir sınır olmadığını gösterir.^:139

Frigo ve arkadaşlarının 2020'de yayımladığı TRRespass çalışması, TRR'nin tek bir düzenek değil, bellek denetleyicisinde ya da DRAM yongasının içinde uygulanan bir dizi farklı çözümün ortak adı olduğunu gösterdi. Yazarlara göre Intel'in bellek denetleyicisinde uyguladığı pTRR, DDR3 modüllerini korumak için 2014'ten başlayarak Intel işlemcilerinde görülmüştü; ancak sınadıkları tüketici sistemlerinin hiçbirinde etkin değildi ve çağdaş uygulamalar tümüyle DRAM yongalarının içinde çalışıyordu.^{:747-748, 750} Yazarlar, DRAM içi TRR'nin iki bileşeni olması gerektiğini öne sürdü. Bunlardan biri hangi satırların darbelendiğini izleyen ve izleyebileceği satır sayısı sınırlı olan bir örnekleme düzeneği, öteki de darbelenen satırların komşularına ek yenileme yaparak saldırıyı durduran düzenektir.^:752 Sınadıkları 42 DDR4 modülünün çoğu MAC alanında sınırsız değerini bildiriyordu ve bilinen darbeleme örüntülerinin hiçbiri bu modüllerde bit değeri değişimine yol açmıyordu.^{:747, 750} Buna karşılık çok sayıda darbelenen satırı birlikte kullanan ve yazarların çok satırlı darbeleme (İngilizce: many-sided RowHammer) adını verdiği örüntüler, örnekleme düzeneğinin izleyebileceği satır sayısını aşarak 42 modülden 13'ünde bit değeri değişimine yol açtı.^{:747, 753} Bazı modüllerde 19'a kadar darbelenen satır gerekti; açık görülen modüller Samsung, Micron ve Hynix'in üçünden de geliyordu.^:747 Yazarlar sınadıkları 13 cep telefonunun 5'inde de LPDDR4(X) yongalarında aynı türden açıklar buldu.^:748

Jattke ve arkadaşlarının 2022'de yayımladığı Blacksmith çalışması, yayımlanmış bütün darbeleme örüntülerinin darbelenen satırlara tekdüze biçimde eriştiğini ve DRAM içi TRR'nin bu davranıştan yararlanarak darbelenen satırları yakaladığını gözlemledi. Yazarlar, darbelenen satırlara farklı evre, sıklık ve genliklerle erişen tekdüze olmayan örüntüler üreten bir araç geliştirdi ve bu örüntülerle yeni satın aldıkları 40 DDR4 modülünün hepsinde bit değeri değişimi elde etti. Çalışmaya göre yeni yöntem önceki en iyi yöntemden 2,6 kat çok modülde açık buldu ve ortalama 87 kat çok bit değeri değişimine yol açtı; örüntüler LPDDR4X aygıtlarında da etkili oldu. Yazarlar, yaklaşık on yıllık araştırma ve DRAM içi önlemlerden sonra durumun satır darbelemenin ilk keşfedildiği zamankinden belki de daha kötü olduğu sonucuna vardı.^:716 DDR5'te JEDEC, etkinleştirmeleri satır düzeyinde sayan PRAC düzeneğini Nisan 2024'te JESD79-5C sürümüyle standarda ekledi.

Kullanımdaki arızalar

DDR4 belleklerin sahadaki arızaları da incelendi. Beigi ve arkadaşları, 2023'te yayımladıkları çalışmada iki farklı üreticinin DDR4 yongalarında büyük ölçekte gözlenen arızaları sınıflandırdı. Yazarların 2024'te yayımladığı düzeltme notuna göre, hata adreslerinin çözümlenmesindeki bir yanlışlık giderildikten sonra arızaların yaklaşık yüzde 77'si tek bit arızasıydı ve yüzde 23'ten fazlası birden çok DRAM bitini etkiliyordu. Bu çok bitli arızalar bir satırın, bir sütunun ya da bir bankanın bütününü ya da bir bölümünü etkileyen türlerdendi. Düzeltme notuna göre iki üretici arasında aralıklı arıza oranları 1,43 kat, kalıcı arıza oranları ise 2,01 kat farklıydı.^:1-2 Asıl makale 2023 IEEE HPCA konferansında yayımlandı.

Parçalı yenileme

Yoğunluk arttıkça her yenileme komutunun süresi uzar ve bu süre boyunca yongaya erişilemez. Micron'a göre DDR4'e parçalı yenileme (İngilizce: fine granularity refresh) kipi, yüksek yoğunluklarda yenilemenin erişimi kilitlemesinden doğan başarım kaybını azaltmak için eklendi; tRFC kısaltılıp komutlar sıklaştırılınca yongaya daha çok erişilebilir ve bant genişliği artabilir.^:56 Kip MR3 ile seçilir. Sabit 1x kipte yenileme olağan sıklıkta, 2x kipte iki kat, 4x kipte dört kat sıklıkta verilir ve her kipte tRFC farklıdır. Anında seçilen 1x/2x ya da 1x/4x kiplerinde yonga, her yenileme komutunda BG0 bitine bakarak o komutu hangi kipte uygulayacağını belirler.^:145-146 Yenileme sıklığı değiştirilirken kurallara uyulmazsa veri korunamayabilir; örneğin anında seçilen 1x/2x kipte iki 1x komutu arasında çift sayıda 2x komutu verilmelidir.^:148

Çizelgeye göre 16 Gb'lik bir yonga 1x kipte her yenileme komutunda 550 ns boyunca meşguldür. 4x kipte komut başına süre 260 ns'ye iner ama komutlar dört kat sık verilir.^:146

Sıcaklığa göre ayarlanan yenileme

Sıcaklığa göre ayarlanan yenileme (İngilizce: temperature controlled refresh, TCR) açıkken yonga, dışarıdan gelen yenileme komutlarını alır ama sıcaklık uygunsa bazılarını atlayarak iç yenileme aralığını olağan sıcaklık aralığındaki tREFI'den uzun tutar. Kipin olağan ve genişletilmiş olmak üzere iki sıcaklık aralığı vardır ve doğru aralığın MR4'te seçilmesi gerekir. Olağan aralıkta sistem yonga sıcaklığının (TC) 85 °C'yi aşmamasını sağlamalıdır ve yonga 45 °C'nin altında iç yenileme aralığını uzatabilir. Genişletilmiş aralıkta komutlar 85-95 °C için gereken sıklıkta verilir, yonga 85 °C'nin altında iç aralığı olağan aralığa göre ayarlar. Bu ayarlar yonganın içinde kendiliğinden yapılır ve denetleyicinin ek bir şey yapması gerekmez.^:143 TCR yalnız olağan sabit 1x yenileme kipinde kullanılabilir.^:148

Öz yenileme

Öz yenileme kipinde yonga, sistemin geri kalanının gücü kesilse bile verisini dış saat olmadan kendi iç zamanlayıcısıyla korur. Kipe girmeden önce bütün bankalar kapalı olmalıdır; kipe girildiğinde ODT sonlandırması kendiliğinden kapanır, DLL de kendiliğinden devre dışı kalır.^:150 DDR4'te düşük güçlü otomatik öz yenileme (İngilizce: low-power auto self refresh, LPASR) vardır. Bu kip MR2'de açıldığında yonga öz yenileme hızını sıcaklığa göre değiştirir, düşük sıcaklıkta yavaşlatır, yüksek sıcaklıkta hızlandırır. Otomatik kip açılmazsa üç sabit kipten biri elle seçilir. Bunlar 0-85 °C için olağan, 0-95 °C için genişletilmiş ve 0-45 °C için düşürülmüş sıcaklık kipleridir; seçilen kipin sıcaklık koşulu aşılırsa veri kaybı tehlikesi doğar.^:86

Güç düşürme ve en düşük güç kipi

Güç düşürme kipi (İngilizce: power-down), CKE alçak düzeyde alındığında başlar. Kipe girildiğinde bütün bankalar kapalıysa yonga precharge power-down adı verilen kipe, açık banka varsa etkin güç düşürme kipine (İngilizce: active power-down) geçer. Bu kipte CK, CKE ve RESET_n dışındaki giriş ve çıkış ara bellekleri kapatılır. MR5'teki bir ayarla ODT giriş ara belleği de kapatılarak ek güç tasarrufu sağlanabilir; bu durumda olağan sonlandırma verilmez ama bekleme sonlandırması sürebilir.^{:63, 155}

DDR4'te verinin korunması gerekmediği durumlar için en düşük güç kipi (İngilizce: maximum power-saving mode) de vardır. Micron bu kipi alışılmış bir güç tasarrufu kipinden çok bir uyku kipine benzetir. Kipteki yonga verisini korumaz ve kipten çıkış komutu ile RESET_n sinyali dışında hiçbir dış komuta yanıt vermez. Kipe bir MRS komutuyla girilir; komut ve adres sinyallerini paylaşan bir takımda tek bir yonga, yongaları tek tek ayarlama (PDA) kipiyle bu kipe alınabilir. Kipe girilmeden önce komut-adres eşliği, komut-adres gecikmesi ve gear-down kipleri kapatılmalıdır.^:104 Komut-adres gecikmesi de güç tasarrufu sağlayan bir özelliktir.^:81

Kuşaklara göre veri hızı

SDR SDRAM'de veri saatin her çevriminde bir kez aktarılır. DDR kuşaklarında ise saatin her çevriminde iki veri aktarımı yapılır, bu yüzden G/Ç saat sıklığı veri hızının yarısıdır.^:1 Çizelgedeki en yüksek bant genişliği, 64 bitlik (8 baytlık) bir modülde en yüksek veri hızının 8 baytla çarpımıdır; ECC bitleri ile komut ve yenileme için harcanan süre hesaba katılmaz. Örneğin DDR4-3200'de 3.200 × 8 = 25.600 MB/s, yaklaşık 25,6 GB/s eder.