DDR5 SDRAM

Geliştirme

JEDEC, 30 Mart 2017'de DDR5 ve NVDIMM-P standartlarının geliştirilmesinin hızla ilerlediğini ve ikisinin de 2018'de yayımlanmasının öngörüldüğünü duyurdu. Plana göre DDR5, DDR4'e oranla bant genişliğini ve yoğunluğu iki katına çıkaracak, kanal verimini artıracak ve sunucu ile istemci platformları için kullanımı daha kolay bir arayüz sunacaktı. JEDEC, iki standardın ayrıntılarının 19 Haziran 2017'de Santa Clara'da düzenlenecek Sunucu Forumu'nda anlatılacağını da bildirdi.

Standart henüz yayımlanmadan bileşen üreticileri ilk ürünlerini duyurmaya başladı. Renesas'ın sonradan satın aldığı Integrated Device Technology (IDT), 24 Ekim 2017'de DDR5 tabanlı sunucu modülleri için geliştirdiği güç yönetimi yongasını (PMIC) tanıttı ve bunu sektörün ilk ürünü olarak niteledi. Şirkete göre bu devre besleme hatlarını anakart yerine doğrudan modülün üzerinde oluşturarak güç dağıtımının bellek yoğunluğu arttıkça büyüyebilmesini sağlıyordu ve yazmaçlı (RDIMM), yük azaltmalı (LRDIMM) ve kalıcı (NVDIMM) modüllerde kullanılabilecekti. SK hynix, Kasım 2018'de "dünyanın ilk 16 Gb'lik DDR5 DRAM'ini" geliştirdiğini duyurdu ve sonraki iki yılda başta Intel olmak üzere iş ortaklarına örnek yongalar göndererek işlev ve uyumluluk sınamalarını sürdürdü. IDT, Aralık 2019'da bu kez dizüstü, masaüstü ve gömülü sistemlerde kullanılan yazmaçsız (UDIMM) ve küçük boyutlu (SODIMM) DDR5 modülleri için P8911 adlı güç yönetimi yongasını duyurdu. Bu yonga, şirketin daha önce tanıttığı P8900 sunucu devresinden türetilmişti ve pille çalışan sistemler için çok düşük akım çeken bekleme kipleri ekliyordu.

Micron, 2019'da yayımladığı teknik raporda DDR5'i olağan bir kuşak değişikliğinden çok daha büyük bir adım olarak niteledi. Rapora göre önceki kuşaklarda başlıca amaç güç tüketimini azaltmaktı, DDR5'te ise asıl neden bant genişliğine duyulan gereksinimin artmasıydı. İşlemcilerdeki çekirdek sayısı artarken saat sıklığı aynı hızla artmadığı için çekirdek başına düşen bellek bant genişliği yerinde sayıyor, hatta düşmeye başlıyordu.^:1-2

Standardın yayımlanması ve ilk ürünler

JEDEC, JESD79-5 standardını 14 Temmuz 2020'de, ilk öngörüden iki yıl sonra yayımladı. Duyuruya göre standart 150'den fazla üye şirketin ortak çalışmasıyla hazırlanmıştı. Ardışık aktarım uzunluğu BL16'ya, banka sayısı 16'dan 32'ye çıkarıldı ve modül, aynı kart üzerinde birbirinden tümüyle bağımsız, 40'ar bitlik iki alt kanala ayrıldı. Yeni özellikler arasında geri beslemeli eşitleme (DFE), parçalı yenileme, aynı numaralı bankaları yenileme, yongada ECC, VDD'nin 1,2 V'tan 1,1 V'a indirilmesi ve sistem yönetimi yolu için MIPI Alliance'ın I3C Basic belirtiminin kullanılması vardı. JEDEC, DDR5'in 4,8 Gb/s hızla piyasaya çıkmasını beklediğini ve bunun DDR4'ün kuşak sonundaki 3,2 Gb/s hızından yüzde 50 yüksek olduğunu belirtti. Aynı yılın 13 Ekim'inde yayımlanan JESD403-1 standardı, DDR5 modüllerindeki yardımcı yongaların haberleştiği yönetim yolunu tanımladı.

SK hynix, 6 Ekim 2020'de "dünyanın ilk DDR5 DRAM'ini" piyasaya sürdüğünü açıkladı. Şirketin verdiği değerlere göre bu ürün 4.800-5.600 Mb/s aktarım hızını destekliyor, DDR4'ten 1,8 kat hızlı çalışıyor ve 1,1 V'luk besleme gerilimi sayesinde yüzde 20 daha az güç tüketiyordu. Yongada tek bitlik hataları kendi içinde düzelten bir hata düzeltme kodu vardı ve silisyumdan geçen bağlantı delikleri (İngilizce: through-silicon via, TSV) ile yığılan yongalarla 256 GB'a dek modül yapılabiliyordu. Şirket, yazmaç yongası (RCD) ve güç yönetimi yongası gibi modül bileşenleriyle uyumluluğu da doğruladığını belirtti. Samsung ise 25 Mart 2021'de yüksek dielektrik sabitli kapı yalıtkanı ile metal kapıyı birleştiren HKMG süreciyle üretilen 512 GB'lık bir DDR5 modülü duyurdu; modül 7.200 Mb/s'ye dek çalışıyordu. Bu modülde 16 Gb'lik sekiz DRAM katmanı TSV ile üst üste yığılıyordu; şirkete göre HKMG süreci sızıntı akımını azaltıyordu ve yeni bellek yaklaşık yüzde 13 daha az güç tüketiyordu.

Intel, 12. kuşak Core ailesinin, saat çarpanı kilitsiz ilk altı masaüstü işlemcisini 27 Ekim 2021'de tanıttı. Ailenin en üst modeli Core i9-12900K, iki bellek kanalında DDR5-4800'ü ya da DDR4-3200'ü destekler. AMD, Mayıs 2022'de tanıttığı AM5 yuvasının çift kanallı DDR5 belleği desteklediğini açıkladı. Sunucu tarafında AMD'nin 10 Kasım 2022'de piyasaya çıkan 4. kuşak EPYC işlemcileri ve Intel'in 10 Ocak 2023'te tanıttığı 4. kuşak Xeon Scalable işlemcileri DDR5 desteği getirdi.

Revizyonlar ve hız artışı

Standart, ilk yayımından sonra kısa aralıklarla güncellendi. 26 Ekim 2021'de yayımlanan JESD79-5A, güvenilirliği artırmak için sınırlı arızalara yönelik hata düzeltme desteği, geçici paketleme sonrası onarımın (sPPR) geri alınması ve kilitlenmesi, yerleşik öz sınamayla onarım (MBIST ve mPPR), uyarlamalı yenileme yönetimi (Adaptive RFM) ve MR4 kip yazmacına bir uzantı ekledi. Bu sürüm DRAM çekirdek zamanlamalarını 6.400 MT/s'ye, G/Ç zamanlamalarını ise 5.600 MT/s'ye dek tanımlıyordu; JEDEC, bu sürümün 5.600 MT/s'ye dek uyumlu ürünlerin çıkmasının yolunu açacağını belirtti. JEDEC'in Kasım 2022'de yayımladığı DDR5 SPD içerik belgesinin 1.1 sürümü, DDR5-7200'e dek hız sınıfları için örnek zamanlama çizelgeleri, takım çoklamalı modüller için tanımlar ve yenileme yönetimi gibi yeni DRAM özelliklerinin ayarlarını ekledi.

17 Nisan 2024'te yayımlanan JESD79-5C, zamanlama tanımlarını 8.800 Mb/s'ye genişletti. JEDEC'e göre bir önceki sürüm zamanlama parametrelerini yalnız 6.400 Mb/s'ye, DRAM çekirdek zamanlamalarının bir bölümünü de 7.200 Mb/s'ye dek tanımlıyordu. Aynı sürüm, satır darbelemeye karşı satır başına etkinleştirme sayımı (PRAC) düzeneğini, öz yenilemeden çıkışta G/Ç eğitimini kolaylaştıran saat eşlemesini ve iki kırmıklı paketlerin (DDP) zamanlamalarını getirdi; kısmi dizi öz yenilemesi (PASR) ise güvenlik kaygıları nedeniyle kullanımdan kaldırıldı. Kasım 2025'te yayımlanan JESD79-5D, 8 Gb ile 32 Gb arası x4, x8 ve x16 DDR5 yongalarının en az gereksinimlerini tanımlar.

Modül tarafında da yeni standartlar çıktı. JEDEC, Aralık 2023'te CAMM2 (karta vidayla bastırılarak bağlanan ince bellek modülü) standardını, 2024'te saat sürücülü yazmaçsız modüller (CUDIMM ve CSODIMM) için JESD323 ve JESD324 standartlarını yayımladı. Temmuz 2024'te sunucular için takım çoklamalı DIMM (MRDIMM) standardının ayrıntılarını açıkladı, Nisan 2026'da ise bu modüllerin ikinci kuşağı için 12.800 MT/s'yi hedefleyen kart tasarımları üzerinde çalışıldığını duyurdu.

Zaman çizelgesi

Alt kanallar

Micron'a göre DDR5 modülü DDR4 modülünden en çok alt kanallarıyla ayrılır (İngilizce: subchannel). Standart bir DDR5 modülünde birbirinden bağımsız iki alt kanal vardır ve her birinin kendi komut ve adres bacakları bulunmaktadır.^{:1, 3} Her alt kanal 32 veri bitinden ve hata düzeltme kodlu modüllerde bunlara eklenen 8 ECC bitinden oluşur, böylece alt kanal başına 40 bitlik bir yol elde edilir.^:4 Micron'a göre her alt kanalda en çok iki fiziksel paket takımı (İngilizce: rank) olabilir ve DRAM paketleri ana ve yardımcı kırmıklardan (İngilizce: initiator/target) oluşan bir yapıyla ek mantıksal takımlar kurabilir.^:1

Alt kanalın daralması, ardışık aktarım uzunluğunun büyütülmesiyle dengelenir. Varsayılan ardışık aktarım uzunluğu DDR4'teki 8'den 16'ya çıktığı için 32 bitlik bir alt kanal tek bir ardışık aktarımda 64 bayt taşır. Bu, işlemcilerde önbellek satırının olağan büyüklüğüdür ve DDR4 modülünün bir işlemde taşıdığı veriyle aynıdır. İki alt kanalın birlikte yaptığı bir okuma 128 bayt verir.^:1 Micron'a göre erişimlerin iki bağımsız alt kanal arasında serpiştirilebilmesi eş zamanlılığı büyük ölçüde artırır ve sekiz kanallı bir sistemi on altı kanallı bir sistem gibi çalıştırır.^:4 JEDEC'e göre de iki bağımsız alt kanal hem verimi hem güvenilirliği artırır.

Bankalar ve banka grupları

DDR5'te banka grubu sayısı DDR4'e göre iki katına çıkarken grup başına banka sayısı aynı kaldı, böylece yongadaki toplam banka sayısı da iki katına çıktı.^:4 Micron'un 16 Gb'lik DDR5 yongasında x4 ve x8 düzenlerde her biri dört bankalı 8 grup, toplam 32 banka; x16 düzende her biri dört bankalı 4 grup, toplam 16 banka vardır.^:1-2 Micron'un 2019 raporundaki karşılaştırma çizelgesine göre 8 Gb'lik yongalarda gruplar ikişer bankalıdır (x4 ve x8'de 8 grup, x16'da 4 grup), 16-64 Gb aralığında ise dörder bankalıdır.^:5

Banka gruplarının çoğalması, art arda gelen erişimlerin aynı gruba düşme olasılığını azaltır. Aynı banka grubu içindeki iki erişim arasında uzun zamanlama kısıtları (tCCD_L, tWTR_L, tRRD_L), ayrı gruplardaki iki erişim arasında ise kısa kısıtlar (tCCD_S, tWTR_S, tRRD_S) geçerlidir. Micron'a göre tCCD_L, tCCD_S'nin neredeyse iki katı olabilir; grup sayısı arttıkça kısa zamanlamaların kullanılma olasılığı yükselir. Bankaların çoğalması ayrıca aynı anda daha çok satırın açık tutulmasını ve satır ara belleğinde bulma oranının artmasını sağlar.^:1

Önceden getirme, ardışık aktarım ve yoğunluk

DDR5'te önceden getirme genişliği DDR4'teki 8n'den 16n'ye çıktı. Micron'a göre bu, dış veri hızı artarken yonganın iç çekirdek saatini DDR4'tekine yakın bir aralıkta tutmayı sağlar.^:5 Varsayılan BL16'nın yanında ardışık aktarımın sekiz aktarımda kırpılması (BC8) ve BL32 seçenekleri de vardır.^:5 BL32, 128 baytlık önbellek satırı kullanan sistemler için yalnız x4 yongalara eklenmiştir ve Micron'a göre komut ve veri yolunun verimini artırır, güç tüketimini azaltır.^:2

Yonga yoğunluğu için kaynaklar farklı aralıklar verir. Micron'un 2019 raporu DDR5 yongalarını 8 Gb ile 64 Gb arasında tanımlar ve bunu DDR4'ün 2-16 Gb aralığıyla karşılaştırır.^:5 Şirketin 2021 tarihli istemci modülü raporu yonga kapasitesinin 16 Gb'ten 32 Gb'e çıkabileceğini yazar,^:1 JESD79-5D ise 8 Gb ile 32 Gb arasındaki yongaları kapsar. Micron'un 16 Gb'lik yongasında sayfa (satır) büyüklüğü x4 ve x8 düzenlerde 1 KB, x16 düzende 2 KB'tır; yonga kimliği için ayrılan dört bit (CID0-CID3), on altı kırmığa dek yığılmış paketleri adreslemeye yeter.^:2 Kip yazmacı sayısı da arttı. DDR4'te 17 bitlik 7 kip yazmacı varken DDR5'te 256'ya dek 8 bitlik kip yazmacına yer ayrılmıştır; bunlara LPDDR'deki gibi okuma ve yazma komutlarıyla erişilir.^:6

Komut ve adres yolu

DDR4'teki ODT, CKE, ACT, RAS, CAS ve WE denetim sinyalleri ile ayrı adres bacakları DDR5'te 14 bacaklı tek bir komut ve adres yoluna (CA0-CA13) indirildi. Komutların bir bölümü bu yolda iki saat çevrimi sürer, buna karşılık komut ve adres bacaklarının sayısı büyük ölçüde azalır.^:5 Micron'un veri sayfasına göre yonga tek çevrimli ve iki çevrimli komutları ve komutların iki saat çevrimine yayıldığı 2N kipini destekler.^:1 Micron'un karşılaştırma çizelgesinde DDR4 sütununda veri yolu terslemesi (DBI), DDR5 sütununda ise komut ve adres terslemesi (İngilizce: command/address inversion, CAI) gösterilir; şirkete göre yol terslemesi VDDQ beslemesindeki güç tüketimini ve gürültüyü azaltır.^:6 Modül düzeyinde Micron'un bacak çizelgesine göre DDR5 UDIMM'inde her alt kanal için 13 komut ve adres bacağı ile toplam dört yonga seçme (CS) bacağı vardır; DDR4 UDIMM'inde bu sayı 27 komut ve adres bacağı ile iki CS bacağıydı.^:3

DDR5 yongalarında MIR adlı yeni bir bacak da vardır. Bu bacak yüksek düzeye çekildiğinde yonga, çift numaralı her CA topunun işlevini bir üstteki tek numaralı topla kendi içinde değiş tokuş eder. Modülün ön ve arka yüzüne karşılıklı yerleştirilen yongalarda MIR bacağı ters düzeylere bağlanır, böylece iki yüzdeki yongalara giden CA yollarındaki saplamalar kısalır.^:3-4

Yeni komutlar

DDR5'te saat sıklığının artması, ilklendirme ve eğitim tamamlanmadan yapılması gereken işlemleri güçleştirdi. Bu sorunu çözmek için çok amaçlı komut (MPC) tanımlandı. Önceki kuşaklarda ayrı komutlarla ya da kip yazmacı ayarlarıyla yapılan arayüz ilklendirmesi, eğitim ve dönemsel ayar işlemleri bu tek komutla yürütülür. MPC, komut kodunun yanında sekiz işlem biti taşır ve böylece 256'ya dek ayrı işlevi seçebilir. Komut varsayılan olarak birden çok saat çevrimi boyunca CS_n düşük tutularak gönderilir; bu, yonga seçme eğitiminin de bu komutla yapılabilmesini sağlar. CS_n saatle hizalandıktan sonra komut tek çevrimli kipe geçirilebilir. MPC ayrıca DLL'nin sıfırlanması, 2N ile 1N komut zamanlaması arasında geçiş, yongaları tek tek ayarlama (PDA) için kimlik atanmasında ve yongada sonlandırma değerlerinin ayarlanmasında kullanılır.^:5-6

Satırları kapatıp bit hatlarını bir sonraki satır etkinleştirmesine hazırlayan komutlar da genişletildi. DDR4'te bütün bankaları ve tek bir bankayı kapatan biçimlere, her banka grubunda belirli bir bankayı kapatıp öteki bankaların açık durumunu değiştirmeyen PREsb (İngilizce: same bank precharge) eklendi.^:6 Benzer biçimde yenileme komutlarına aynı numaralı bankaları yenileme komutu (REFsb) katıldı. Yonganın veri yolunu bellek dizisinden ayırarak denetleyici ile DRAM arasındaki DQ ve DQS sinyallerinin sınanmasını sağlayan bir geri döngü kipi de tanımlandı.^:6 Satır darbelemeye karşı ayrıca yenileme yönetimi komutu (RFM) eklendi.

Yenileme

DDR5 yongası, 0 ile 85 °C arasında 32 ms içinde 8.192 yenileme komutu ister; bu, olağan yenileme kipinde ortalama 3,9 µs'lik bir yenileme aralığına (tREFI) karşılık gelir. 85 ile 95 °C arasında bu süre 16 ms'ye, tREFI de 1,95 µs'ye iner.^:6 Parçalı yenilemede uzun bir yenileme işlemi, daha sık verilen kısa yenilemelere bölünür. JEDEC'e göre parçalı yenileme özelliği 16 Gb'lik yongalarda gecikmeyi DDR4'teki bütün bankaları birlikte yenileme yöntemine göre kısaltır; aynı numaralı bankaları yenileme ise bazı bankalar kullanılırken ötekilerin yenilenmesine izin verir.

Micron, iki yenileme komutunun farkını şöyle açıklar. Geleneksel REFab (İngilizce: all-bank refresh) komutundan önce bütün bankaların boşta olması gerekir ve 16 Gb'lik bir DDR5 yongasında bu komut 295 ns sürer. REFsb ise her banka grubundaki aynı numaralı bankayı yeniler ve yalnız bu bankaların boşta olmasını ister. 16 Gb'lik x4 ya da x8 bir yongada geri kalan 12 banka erişime açık kalır; bunlar için tek kısıt, aynı numaralı bankaları yenileme komutundan etkinleştirmeye kadar geçmesi gereken tREFSBRD süresidir. REFsb yalnız parçalı yenileme kipinde kullanılabilir, bu kipte her banka ortalama 1,95 µs'de bir yenileme komutu almalıdır. Komut 16 Gb'lik yongada yalnız 130 ns sürer. Herhangi bir banka numarası için ikinci bir REFsb gönderilmeden önce her banka numarası için birer REFsb gönderilmiş olmalıdır, ama komutlar bankalar arasında herhangi bir sırayla gönderilebilir.^:2 Micron'un benzetimlerine göre REFsb, okuma ve yazma oranına bağlı olarak sistem işlem hacmini REFab'a göre yüzde 6-9 artırır ve yenilemenin, sistem boştayken ölçülen ortalama gecikmeye eklediği süreyi 11,2 ns'den 5,0 ns'ye indirir.^:3

Besleme gerilimleri

DDR5'te çekirdek besleme gerilimi VDD ile G/Ç besleme gerilimi VDDQ, DDR4'teki 1,2 V'tan 1,1 V'a indi; satır etkinleştirme beslemesi VPP ise 2,5 V'tan 1,8 V'a düştü.^:5:1 JEDEC, VDD'nin 1,1 V'a inmesini güç verimliliğindeki iyileşmenin kaynağı olarak gösterir. Yonga, veri hatları ile komut, adres ve yonga seçme girişleri için başvuru gerilimlerini (VREFDQ, VREFCA ve VREFCS) kendi içinde üretir. Micron'a göre komut, adres ve yonga seçme için eklenen iç başvuru gerilimleri bu alıcıların gerilim payını artırır ve kart üzerinde dış başvuru gerilimini gereksiz kılar.^:4-5

Veri sinyalleri ve eşitleme

Veri hızındaki büyük artışa karşın DQ bacaklarında fark sinyallemesine geçilmedi; veri yolu tek uçlu ve sözde açık savaklı (İngilizce: pseudo open drain, POD) kaldı.^:3 Yüksek hızlara çıkabilmek için DQ alıcılarına çok kademeli bir geri beslemeli eşitleyici (İngilizce: decision feedback equalizer, DFE) eklendi. Bu eşitleyicide alıcı, önceki bitleri hangi değer olarak okuduysa bu kararları geri besleyerek yeni bitte önceki bitlerin bıraktığı bozulmayı (semboller arası girişimi) düzeltir. Micron'a göre DFE, yüksek hızlarda semboller arası girişimin etkisini azaltır ve yonganın içindeki veri gözünü açar.^:3 JEDEC'e göre de DFE, bant genişliğini artırmak için G/Ç hızının yükseltilmesine yarar.

Hızı doğrudan destekleyen başka devreler de eklendi. Okuma yolunda DQ ve DQS sinyallerinin görev döngüsünü yonganın içinde ayarlayan bir devre (İngilizce: duty cycle adjuster, DCA), sinyaller yonga ve baskılı devre kartı üzerinden geçerken doğal olarak oluşan küçük görev döngüsü bozulmalarını düzeltir. Bir DQS gecikme ölçme salıngacı ise gerilim ve sıcaklık değiştikçe DQS saat ağacındaki gecikmelerin kaymasını izlemeye yarar; bellek denetleyicisi bu bilgiyle yazma zamanlamasını korumak için yeniden eğitimin gerekip gerekmediğine karar verebilir.^:3-4

Eğitim kipleri

DDR5 yeni eğitim kipleri de getirdi. Okuma başlangıç dizisi (İngilizce: read preamble) eğitimi, komut ve adres eğitimi ile yonga seçme eğitimi kipleri, DDR4'ten gelen yazma hizalamasına eklendi. Yazma hizalaması, modül üzerindeki her yongaya zincirleme yerleşimle ulaşan saat yolu ile kısa DQ ve DQS yolları arasındaki zaman farklarını DDR4'teki gibi dengelemeyi sürdürür; DDR5'te ayrıca yonganın içindeki eşlenmemiş DQ-DQS alıcı yapısını da dengeler. Okuma eğitimi için ayrılmış kip yazmaçları seri örüntü, saat örüntüsü ve doğrusal geri beslemeli kaydırmalı yazmaçla (LFSR) üretilen örüntü olmak üzere üç tür örüntü sağlar.^{:4, 6}

Micron'un istemci modülü raporu bu kiplerin işleyişini ayrıntılı anlatır. Yonga seçme eğitiminde sistem yol üzerinde sürekli boş işlem (NOP) komutları gönderir, böylece DRAM'e geçersiz bir komut ulaşmaz. CS sinyali kaydırılırken art arda dört CS durumu saatle örneklenir; örnek 0-1-0-1 dizisine eşitse DQ bacakları düşük, değilse yüksek düzeye çekilir. Komut ve adres eğitiminde ise yol üzerinde her seferinde yalnız bir bacağı farklı olan örüntüler gönderilir ve örneklenen değerler dışlayan VEYA kapısından geçirilir, sonuç da DQ bacaklarına yansıtılır. DQ ve DQS eğitimi birkaç aşamada yapılır; DQS'i DQ'ya hizalayan okuma ve yazma eğitimlerinden sonra DFE ayarları her alt kanaldaki karışma ve gürültüye göre eğitilir, VREFDQ ise hem bütün yonga için hem bit bit ayarlanarak veri gözünün yüksekliği en iyi duruma getirilir.^:5

Sonlandırma

DDR4 modüllerinde saat, yonga seçme ve komut-adres hatları için kart üzerinde ayrık sonlandırma dirençleri kullanılırken DDR5 bu hatlar için de programlanabilir yongada sonlandırma getirdi.^:4 Micron'a göre CA yolundaki yongada sonlandırma sinyal bütünlüğünü iyileştirir ve dış direnç dizisini ortadan kaldırarak malzeme maliyetini düşürür.^:5 Her DDR5 yongasında CA_ODT adlı yapılandırma bacağı vardır. Bu bacak kart üzerinde yüksek ya da düşük düzeye bağlanarak yongaları iki gruba ayırır; zincirleme yolun sonundaki yonga güçlü bir sonlandırma (40 ya da 80 Ω), denetleyiciye yakın yongalar ise zayıf ya da kapalı bir sonlandırma (480 Ω ya da kapalı) kullanır.^:4

Yongada ECC

DDR5 yongaları, verinin bellek dizisinde bozulmasına karşı kendi içinde çalışan bir hata düzeltme kodu taşır. JEDEC'e göre yongada ECC, ileri üretim süreçlerine geçişte yongaların üretilebilir kalmasını sağlayan özelliklerden biridir. Micron'a göre kod, 128 veri bitine 8 denetim biti ekleyen ve böylece 136 bitlik bir kod sözcüğü oluşturan tek hata düzeltmeli (İngilizce: single error correction, SEC) bir koddur. Yazma sırasında kod sözcüğü diziye yazılır; okuma sırasında 136 bitten bir sendrom hesaplanır, tek bitlik hata varsa düzeltilir ve veri yongadan ancak bundan sonra çıkar. Kod Hamming kodlarıyla kurulur ve veri bitleri sistem düzeyindeki hata düzeltmeyle uyumlu olacak biçimde dört çeyreğe ayrılır.^:4

Yongada ECC'nin bir sınırı vardır. 128 veri biti için 8 denetim biti iki bitlik hataları sezmeye yetmez. Micron'a göre bu nedenle çeyreklerin birinde ya da ikisinde oluşan iki bitlik bir hata, sendrom aracılığıyla öteki çeyreklerden birine ya da kullanılmayan bir veri bitine yansıtılır. Böylece kod iki bitlik hatayı düzeltemese de hata sistem düzeyindeki hata düzeltme koduna yine iki bitlik bir hata olarak görünür.^:4-5 Micron'a göre yongada ECC, sistemin hata düzeltme yükünü azaltarak güvenilirliği artırır.^:4 Hata düzeltme kodlu DDR5 modüllerinde ayrıca her alt kanalda 32 veri bitinin yanında 8 ECC biti taşınır.^:4 DDR4'te yalnız yazma verisini koruyan döngüsel artıklık denetimi (CRC) DDR5'te okuma verisini de korur.^:5 JESD79-5A ile sınırlı arızalara yönelik hata düzeltme desteği eklendi; Micron'un veri sayfası da yongada ECC'nin "sınırlı arıza" (İngilizce: bounded fault) özelliğini taşıdığını belirtir.^:1

Hata tarama ve düzeltme

Yongada ECC'nin bir parçası da hata tarama ve düzeltme (İngilizce: error check and scrub, ECS) işlevidir. ECS, iç veriyi okuyup hata varsa düzeltilmiş veriyi geri yazar. İşlev, MPC komutuyla elle başlatılabilir ya da DRAM bu komutları kendisi zamanlayarak bütün diziyi önerilen 24 saatlik süre içinde tarayabilir. Tam bir tarama bittiğinde yonga, düzelttiği hata sayısı belirli bir alt eşiği aştıysa bu sayıyı ve en çok hata içeren satırı bildirir.^:5

Onarım

Paketleme sonrası onarım (İngilizce: post-package repair, PPR), arızalı bir satırın yedek bir satırla değiştirilmesidir ve kalıcı (hPPR) ile geçici (sPPR) olmak üzere iki biçimi vardır. hPPR güç kesildikten sonra da kalır, sPPR ise kalmaz. DDR4'te bir sPPR onarımından önce bankadaki birkaç ilişkili satırın yedeklenmesi gerekiyordu; DDR5'te yalnız onarılacak hedef satırın yedeklenmesi yeterlidir. Micron'a göre bu, satır başına yaklaşık 2 µs süren yedekleme işlemini kısaltır. Yonga ayrıca açılışta her bankada onarım kaynağı kalıp kalmadığını belirleyip bunu MR54-MR57 kip yazmaçlarına yazar; çok kırmıklı yığılmış paketlerde her kırmık aynı yazmaçlarla izlenir.^:5 JESD79-5A, sPPR'nin geri alınması ve kilitlenmesi ile yerleşik öz sınamaya dayalı onarımı ekledi.

Satır darbeleme önlemleri

Bir DRAM satırının kısa sürede çok sayıda etkinleştirilmesi komşu satırlarda bit değeri değişimlerine yol açabilir. DDR5 bu soruna karşı bellek denetleyicisi ile DRAM'in birlikte çalıştığı iki düzenek getirdi. İlki, DDR5 ve LPDDR5 standartlarına eklenen yenileme yönetimi (İngilizce: refresh management, RFM) komutudur. Kim ve arkadaşlarının açıklamasına göre bellek denetleyicisi belirli sayıda etkinleştirmeden sonra hedef satır belirtmeden bir bankaya RFM komutu gönderir, DRAM de kendisine tanınan süre içinde satır darbelemeye karşı gereken önlemleri alır. Böylece koruma işi denetleyici ile DRAM arasında paylaştırılmış olur. JESD79-5A bu düzeneğe uyarlamalı RFM'yi ekledi, Micron'un veri sayfası da yongadaki etkinleştirme sayaçlarının eşik ayarlarını RFM gereksinimine bağlı olarak tanımlar.^:9

İkinci düzenek, JESD79-5C ile gelen satır başına etkinleştirme sayımıdır (İngilizce: Per-Row Activation Counting, PRAC). JEDEC'e göre PRAC etkinleştirmeleri sözcük hattı düzeyinde sayar; aşırı sayıda etkinleştirme saptayan yonga sistemi uyarır, sistem de trafiği durdurup önlem almak için zaman ayırır. JEDEC bu düzeneğin DRAM ile sistemin sıkı eş güdümüne dayandığını, veri bütünlüğünü kesin ve öngörülebilir biçimde koruduğunu söyler ve aynı özelliğin öteki DRAM ailelerine de eklenmesi için çalışıldığını belirtir. Qureshi ve Qazi'nin açıklamasına göre PRAC'ta her satırın yanında bir sayaç tutulur ve uyarı ALERT sinyaliyle Alert Back-Off (ABO) adlı bir protokol üzerinden verilir. ALERT etkinleştiğinde bellek denetleyicisi 180 ns boyunca olağan işlemlerini sürdürebilir, sonra bütün işlemleri durdurup her biri 350 ns süren bir ile dört arasında RFM komutu göndermek zorundadır. Sayaç, satır kapatılırken güncellenir ve iki uyarı arasında en az bir ile dört etkinleştirmeye izin verilir.

Yazarlara göre PRAC ile ABO bir çerçeve sunar ama güvenliği bu çerçevenin nasıl uygulandığına bağlıdır. Çalışmalarına göre PRAC ile ABO'nun temelini oluşturan Panopticon tasarımı güvenli değildir. Önerdikleri Jailbreak örüntüsü, 128 etkinleştirme eşiğiyle yapılandırılmış Panopticon'da bir hedef satıra 1.150 etkinleştirme yaptırabilir. Yazarların önerdiği MOAT tasarımı ise 64'lük uyarı eşiğiyle, satır darbeleme eşiği 99 etkinleştirme olan yongaları güvenle korur; SPEC ve GAP iş yüklerinde ortalama yavaşlama yüzde 0,28, ek SRAM gereksinimi banka başına 7 bayttır.

Saldırı çalışmaları

DDR5'in satır darbelemeye karşı gerçek sistemlerdeki dayanıklılığı akademik çalışmalarla sınandı. ETH Zürih'ten Jattke ve arkadaşları 2024'te AMD Zen tabanlı platformlara yönelik ZenHammer saldırısını yayımladı ve DDR5 yongalarında ilk kez satır darbelemeyle bit değeri değişimi elde ettiklerini bildirdi. Zen 4 mikromimarili bir Ryzen 7 7700X sistemde rastgele seçilen on DDR5 modülünden yalnız birinde bit değeri değişimi bulundu; yazarlar bunu DDR5'teki geliştirilmiş satır darbeleme önlemlerine, yongada ECC'ye ve 32 ms'lik daha sık yenilemeye bağladı. Bu modülde en etkili örüntü 256 MiB'lık bellekte 41.995 bit değeri değişimi üretti.^{:1615, 1627}

Aynı gruptan Meyer, Jattke ve arkadaşları, Google araştırmacılarının da katıldığı çalışmada SK hynix DDR5 yongalarındaki hedefli satır yenileme (TRR) düzeneklerini tersine mühendislikle çözümledi. Yazarlara göre bu yeni düzenekler, DDR4'tekilere göre çok daha az kör nokta bırakır ve bu kör noktalar binlerce yenileme aralığına yayılır; etkili bir örüntünün binlerce yenileme komutuyla eş zamanlı kalması gerekir. Phoenix adlı saldırı, kaçırılan bir yenilemeyi saptadığında örüntüyü kendiliğinden yeniden eşler ve sınadıkları 15 DDR5 aygıtının hepsinde bit değeri değişimi üretti. Yazarlar bu değişimlerle varsayılan ayarlardaki bir DDR5 sistemde 109 saniye gibi kısa bir sürede en yüksek yetkiyi (root) elde eden bir sayfa tablosu saldırısı kurdu. Yenileme sıklığının üç katına çıkarılması denedikleri aygıtlarda saldırıyı durdurdu, ama SPEC CPU 2017 sınama takımında yüzde 8,4'lük bir başarım kaybına yol açtı. Yazarlara göre ne Intel ne de AMD işlemcileri satır darbeleme iş yükleri altında RFM komutu gönderir; çalışma, satır başına etkinleştirme sayaçları gibi kuramsal temeli sağlam bir önlemin gelecekteki aygıtlarda zorunlu olduğu sonucuna varır.

Modül türleri

JEDEC'in modül kayıtlarına göre DDR5 için 288 bacaklı yazmaçsız (UDIMM), saat sürücülü yazmaçsız (CUDIMM), yazmaçlı (RDIMM) ve yük azaltmalı (LRDIMM) DIMM'ler, 262 bacaklı yazmaçsız ve saat sürücülü yazmaçsız SODIMM'ler ve 736 bacaklı CAMM2 modülleri tanımlanmıştır. Yazmaçlı modüllerde saat, komut ve adres sinyalleri yazmaç yongası (İngilizce: registering clock driver, RCD) üzerinden yongalara dağıtılır; SK hynix, ilk DDR5 ürününün RCD ve PMIC gibi modül bileşenleriyle uyumluluğunu doğruladığını bildirdi.

Modül yoğunluğu, yonga yoğunluğu ve yığma yöntemleriyle arttı. Samsung'un 2021'de duyurduğu 512 GB'lık modül, 16 Gb'lik yongalardan sekizini TSV ile üst üste yığarak elde ediliyordu. Şirket, Mayıs 2023'te 12 nm sınıfı süreçle 16 Gb'lik DDR5 yongalarının seri üretimine başladıktan sonra 1 Eylül 2023'te 32 Gb'lik ilk DDR5 yongasını duyurdu. Samsung'a göre 16 Gb'lik yongalarla yapılan 128 GB'lık modüller TSV gerektirirken 32 Gb'lik yongayla aynı kapasite TSV'siz üretilebilir ve güç tüketimi yaklaşık yüzde 10 azalır; şirket bu yongayla 1 TB'a dek modüller yapılabileceğini belirtti.

Yönetim yolu ve SPD aktarma yongası

DDR5 modüllerinde DRAM dışında da etkin bileşenler vardır ve bunlara erişmek için ayrı bir yönetim yolu kullanılır. Micron'a göre bu yol MIPI I3C haberleşme protokolüne dayanır ve I²C ile geriye uyumludur. Etkin bileşen sayısı arttığı için modüle bir SPD aktarma yongası (İngilizce: SPD hub) eklendi. Bu yonga, sistem tarafında yolun bağımlı aygıtı, modül tarafında ise öteki bileşenlerin yöneticisi gibi davranır; modülün özelliklerini saklayan programlanabilir salt okunur belleği de içinde taşır. Aktarma yongası dış denetim yolunu modülün iç yolundan ayırır ve PMIC'e yerel erişim sağlar.^:2 JEDEC'in JESD300-5 standardı bu aygıtı SPD5118 adıyla tanımlar ve içine bir sıcaklık algılayıcısının tümleştirildiğini belirtir.

JEDEC'in Ekim 2020'de yayımladığı JESD403-1 SidebandBus standardı, MIPI Alliance ile eş güdüm içinde I3C Basic yolunun hem bir alt kümesi hem de bir üst kümesi olarak geliştirildi. Standart, yolun 12,5 MHz'lik tam hızından ödün vermeden bağlı aygıt sayısını artıran aktarma işlevini tanımlar ve eski sistemlere geçişi kolaylaştırmak için daha yavaş bir I²C kipini de destekler. JEDEC'e göre bu yol PMIC'ler, sıcaklık algılayıcıları, yazmaç yongaları ve bunlara aktarma yongası görevi gören SPD aygıtı gibi yeni DDR5 destek aygıtlarını birbirine bağlar. İstemci modüllerinde SPD aktarma yongasındaki sıcaklık algılayıcısı isteğe bağlıdır; Micron'a göre sistem bu algılayıcıdan aldığı bilgiyle fan hızını ayarlayarak bellek başarımının ısıl kısmayla düşmesini önleyebilir.^:2

Saat sürücülü modüller

Yüksek hızlarda yazmaçsız modüllerin kararlılığını artırmak için JEDEC, 2024'te saat sürücülü yazmaçsız DIMM (CUDIMM) ve SODIMM (CSODIMM) standartlarını (JESD323 ve JESD324) yayımladı. Bu modüllerdeki saat sürücüsü (İngilizce: clock driver, CKD) saat sinyalini modülün üzerinde yeniden üretir. JEDEC'e göre bu sayede modül veri hızı standardın ilk sürümünde 6.400 Mb/s'den 7.200 Mb/s'ye çıkarılabilir, sonraki sürümlerde ise 9.200 Mb/s hedeflenir. Kart tasarımları tek takımlı x8, tek takımlı ve 4 bitlik ECC'li x8, iki takımlı x8, iki takımlı ve 4 bitlik ECC'li x8 ve tek takımlı x16 düzenleri kapsar. JESD323'ün Şubat 2026 tarihli B sürümü, 288 bacaklı ve 1,1 V VDD'li CUDIMM'lerin yanında dört takımlı CQDIMM'leri de tanımlar; CQDIMM'de, CUDIMM'in boş bıraktığı bağlantı bacaklarına ek yonga seçme sinyalleri atanmıştır.

CAMM2

JEDEC'in Aralık 2023'te yayımladığı JESD318 standardı, hem DDR5 hem de LPDDR5/5X için CAMM2 (İngilizce: Compression Attached Memory Module) modüllerinin elektriksel ve mekanik gereksinimlerini tek bir belgede tanımlar. JEDEC'e göre DDR5 CAMM2'ler yüksek başarımlı dizüstü bilgisayarlar ve yaygın masaüstü bilgisayarlar için tasarlanmıştır. İki tür ortak bir bağlantı tasarımı kullanır ama bacak atamaları farklıdır ve bağlama biçimlerindeki bilinçli farklar bir modülün yanlış anakarta takılmasını önler. Standart üst üste takılabilen tek kanallı modülleri de tanımlar. Çift kanallı bağlantı boyuna ikiye bölündüğünde bir yarı bir DDR5 kanalını 2,85 mm, öteki yarı başka bir kanalı 7,5 mm yükseklikte taşır.

MRDIMM

Sunucular için geliştirilen takım çoklamalı DIMM (İngilizce: Multiplexed Rank DIMM, MRDIMM), birden çok veri sinyalini çoklama yoluyla birleştirip tek bir kanaldan ileterek ek fiziksel bağlantı gerektirmeden bant genişliğini artırır. JEDEC'in Temmuz 2024'teki açıklamasına göre MRDIMM, RDIMM kullanan platformlarla uyumlu olacak ve DRAM, modül biçimi ve bacak dizilimi, SPD, PMIC ve sıcaklık algılayıcısı gibi standart DDR5 bileşenlerini kullanacaktı. Standardın hedefi, sıradan DRAM'in en yüksek bant genişliğinin iki katına dek çıkmak ve bant genişliğini 12,8 Gb/s'ye yükseltmekti. JEDEC ayrıca, üç boyutlu yığılmış (3DS) paketlemeye gerek kalmadan modüle iki kat sayıda tek kırmıklı DRAM paketi yerleştirilebilecek daha uzun bir Tall MRDIMM biçimi planlıyordu. Nisan 2026'da JEDEC, MRDIMM'in veri ara belleğini (MDB) tanımlayan JESD82-552 standardını yayımladığını, MRDIMM'in yazmaç yongası standardının yakında yayımlanacağını ve ikinci kuşak MRDIMM kartlarının 12.800 MT/s'yi hedeflediğini duyurdu.

Kuşaklara göre veri hızı

SDR SDRAM'de veri saatin her çevriminde bir kez aktarılır. DDR kuşaklarında ise saatin her çevriminde iki veri aktarımı yapılır, bu yüzden G/Ç saat sıklığı veri hızının yarısıdır.^:1 Çizelgedeki en yüksek bant genişliği, 64 bitlik (8 baytlık) bir modülde en yüksek veri hızının 8 baytla çarpımıdır; ECC bitleri ile komut ve yenileme için harcanan süre hesaba katılmaz. Örneğin DDR4-3200'de 3.200 × 8 = 25.600 MB/s, yaklaşık 25,6 GB/s eder.

Çizelgedeki değerler Micron'un 2019 tarihli teknik raporundaki karşılaştırmadan alınmıştır; veri hızı aralığı o tarihteki tanımı yansıtır.^:5-6